21ic电子技术开发论坛 › HDL › 相关帖子
HDL 标签:

HDL

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
【工程源码】Verilog语言例程《王金明:《Verilog HDL 程序设... attachment FPGA论坛 zgmxs 2020-2-28 0 806 zgmxs 2020-2-28 20:27
emwin中的回调函数
emWin ,回调函数 ,HDL ,lg ,hd
新手园地 3月的尾巴 2019-11-28 0 234 3月的尾巴 2019-11-28 12:36
Verilog HDL的基本语法 attachment FPGA论坛 mdy郭柏荣 2019-9-6 2 943 mdy郭柏荣 2019-10-18 15:31
推荐一款好使的高速USB芯片
USB ,芯片 ,HDL ,HDLC ,通信
英飞凌MCU论坛 chenjunt 2019-5-7 7 1894 rickluo 2019-5-8 13:23
波形仿真报错 attach_img FPGA论坛 dingzwsunny 2019-4-19 2 1183 dingzwsunny 2019-4-20 14:14
硬件还是软件 Megawin(笙泉)单片机 guoyt 2018-9-19 21 1722 guoyt 2018-9-19 17:04
4组数据混在一起,如何分离开来 attach_img FPGA论坛 paulkiyt 2018-6-12 6 1437 stickler 2018-6-18 09:04
仿真问题 德州仪器模拟论坛 wuhany 2018-8-15 9 662 wuhany 2018-8-16 09:28
明德扬FPGA连载课程第一阶段第三章VERILOG(1) 电子技术交流论坛 guyu_1 2018-11-5 0 808 guyu_1 2018-11-5 20:23
基于Verilog HDL的FIR数字滤波器设计与仿真 attachment 德州仪器模拟论坛 Violin11 2018-12-5 1 837 Violin11 2018-12-5 16:26
状态机实践入门 Navota NV32 MCU HKingS 2019-4-27 6 3657 LY区区 2020-5-11 10:08
编译工程文件的时候总是提示“N/A until Partition Merge”的问题 attach_img
编译 ,TI ,IO ,ge ,HDL
FPGA论坛 xiaoxiao4816 2019-5-7 0 3095 xiaoxiao4816 2019-5-7 08:24
verilog编译错误
verilog ,编译 ,HDL ,ce ,DM
新手园地 fgc35159 2019-6-19 2 1932 ta1ent 2019-6-24 15:01
仿真问题 德州仪器模拟论坛 wuhany 2019-10-18 9 626 wuhany 2019-10-18 19:56
占空比控制 attach_img
控制 ,FPGA ,HDL ,PGA ,verilog
FPGA论坛 2287312853 2019-11-25 4 1253 2287312853 2019-11-26 08:55
工作走硬件还是软件编程很是茫然 Megawin(笙泉)单片机 guoyt 2020-1-1 22 1303 guoyt 2020-1-1 16:02
黑金 Verilog HDL那些事儿——建模篇、时序篇、整合篇 资料包 attachment
HDL ,verilog ,建模 ,时序 ,HID
FPGA论坛 hetao877 2020-3-12 54 68839 zhuimeng08 2025-11-22 13:28
FPGA DSP 解决方案3
DSP ,FPGA ,hd ,I/O ,HDL
新手园地 喷水壶 2018-8-31 0 265 喷水壶 2018-8-31 17:32
如何用HDL描述四位的全加法器、5分频电路? 新手园地 追光少年 2018-9-11 0 356 追光少年 2018-9-11 10:16
HDL语言的层次概念是指? 新手园地 スモモ 2018-9-11 0 597 スモモ 2018-9-11 10:54
在线客服