21ic电子技术开发论坛 edge 相关帖子
edge 标签:

edge

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
关于Quartus II 13.0输入括号()的问题
QuartusPOSosedgese
FPGA论坛 luyaker 2014-2-7 6 2606 luyaker 2014-2-19 20:21
[求助] Isim状态机不跳转
SIM状态机geSTedge
FPGA论坛 502593045 2014-1-25 1 1594 GoldSunMonkey 2014-1-29 00:00
为什么不能赋值 attach_img
LEDgeedgeRSST
FPGA论坛 william228 2013-12-25 5 1377 william228 2013-12-28 17:08
一个时钟下降沿计数,经常检测不到下降沿 attach_img
时钟geRSSTedge
FPGA论坛 dongdong521 2013-11-27 9 2087 zhaojingzb 2013-11-27 15:42
fpga有一个信号不受控制自动拉低
FPGA信号控制geedge
EDA 技术 502593045 2013-11-18 5 1397 zhaojingzb 2013-11-29 12:02
一个Verilog新手问题 attach_img
verilogedgePOSseos
FPGA论坛 supers001 2013-11-7 7 1418 supers001 2013-11-10 16:13
verilog always 应用
verilogge触发电路edge
电子技术交流论坛 求进的心 2013-10-21 0 1111 求进的心 2013-10-21 21:11
今天刚刚开始学FPGA,有些问题问一下大家。
FPGARSSTgeedge
FPGA论坛 wwchang 2013-9-29 11 7908 廊桥拾梦 2013-10-5 22:23
求助这段verilog点灯程序咋理解
verilogLEDedgenpuos
FPGA论坛 flyhouse112 2013-8-26 5 2838 flyhouse112 2013-8-29 10:02
IO口一直为低电平
电平IOgeCOMedge
英飞凌MCU论坛 lazybird721 2013-8-14 0 1697 lazybird721 2013-8-14 17:43
请教一个问题!
geaverageedgePOSse
FPGA论坛 cuianbin 2013-7-24 2 10031 GoldSunMonkey 2013-7-24 20:56
急切请教有条件赋值的问题,在线等!
edgeosRSseST
FPGA论坛 alecsoo 2013-6-25 8 1731 GoldSunMonkey 2013-6-25 23:05
verilog 检测上升沿和下降沿的一种方法 attach_img
verilogedgegeAC代码
FPGA论坛 卧薪又尝胆 2013-6-21 12 11837 ar_dong 2014-12-9 20:11
STM32 能双极性捕获吗
STM32icedgepolarTI
ST MCU 菜鸟同学 2013-6-13 2 2058 菜鸟同学 2014-9-1 19:48
关于测量时钟频率跳变次数统计的问题 attach_img
时钟频率STRSgeedge
FPGA论坛 qiwaren 2013-5-24 3 1499 qiwaren 2013-5-26 20:58
按键的verilog问题
verilogInputnpuedgeos
FPGA论坛 hjl240 2013-4-30 1 2292 GoldSunMonkey 2013-5-1 16:05
组合逻辑与时序逻辑疑问 FPGA论坛 magic_yuan 2013-4-1 8 3495 magic_yuan 2013-4-2 10:46
时钟问题
时钟edgePOS引脚se
FPGA论坛 cxh_boy 2013-4-25 8 1937 cxh_boy 2013-4-27 16:22
PWM延时,FPGA里如何实现?我写的程序为什么出现这样的问题 attach_img
PWMFPGAgeedgePOS
FPGA论坛 lae129 2013-6-9 5 1448 lae129 2013-6-9 13:37
if(1)有效不行,if(!0)则可以,望解答
TEniedgePOSse
FPGA论坛 tiantianlianxi 2013-11-20 5 1364 tiantianlianxi 2013-11-21 19:49