21ic电子技术开发论坛 verilog 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
我在以前的代码基础上,又加入部分的代码,逻辑单元使用量竟然减少了,求告知 FPGA论坛 郭一 2016-8-13 2 935 wx85105157 2016-8-22 09:25
Verilog内置门元件 attach_img
元件verilogsemoduleAC
FPGA论坛 pjzmj2012 2016-8-16 2 1030 pjzmj2012 2016-8-16 15:27
3*3窗口生成模块,用于生成滤波的滑动窗口,得到窗口内的所有元素数据 FPGA论坛 魔人布欧 2016-8-24 2 1193 魔人布欧 2016-8-25 20:00
如何实现实现Verilog实现的硬件逻辑与soc联合开发 FPGA论坛 muzili314 2016-10-25 2 883 feihufuture 2016-10-30 16:49
简单问题:FPGA设计输出一个1KHz的方波方法? FPGA论坛 伍戈123 2016-11-26 2 2147 伍戈123 2016-11-27 11:22
基于至简设计法实现的PWM调制verilog attachment FPGA论坛 PKJIE吴 2017-3-24 2 683 teleagle 2017-3-25 23:18
【期待课程】FPGA开发学习 公开课交流专区 guyues1 2017-7-23 2 1243 guyues1 2017-7-24 10:41
基于Verilog FPGA 流水灯设计_流水灯源码 attachment FPGA论坛 mdykj33 2017-8-3 2 1119 zhangmangui 2017-8-7 20:31
Verilog实现16位AD转换读写(ADS8557) FPGA论坛 chen文爵 2018-4-16 2 4323 gaochy1126 2018-4-29 20:25
关于仿真软件modelsim无法建立工程 EDA 技术 VCrawford 2018-9-7 2 3123 gaochy1126 2018-10-7 12:05
verilog请教 attach_img 新手园地 欢乐的小僵尸 2018-10-17 2 586 零三翟邢止胃 2019-3-25 09:03
verilog实现 floor, round 四舍五入 和 saturation 操作
ratioverilogroundTEAD
FPGA论坛 yg99992 2019-2-19 2 15859 myl000 2024-5-19 14:39
verilog编译错误
verilog编译HDLceDM
新手园地 fgc35159 2019-6-19 2 1831 ta1ent 2019-6-24 15:01
Verilog HDL的基本语法 attachment FPGA论坛 mdy郭柏荣 2019-9-6 2 943 mdy郭柏荣 2019-10-18 15:31
FPGA是什么? attachment 电子技术交流论坛 mdy吴伟杰 2019-9-25 2 1147 一麦 2019-9-25 13:59
Verilog 锁存器 触发器 寄存器区别 attachment FPGA论坛 dameihuaxia 2020-5-14 2 561 Wayner 2020-5-14 19:53
Verilog典型电路设计_华为 attachment FPGA论坛 dameihuaxia 2020-7-29 2 606 lingz2002 2020-7-31 14:25
Verilog大量例程 attachment FPGA论坛 dameihuaxia 2020-8-8 2 774 AKOO 2020-8-25 11:21
想请教一个关于verilog代码的问题 attach_img 新手园地 jacobs 2016-6-15 2 784 玄德 2016-6-22 09:13
学习FPGA有哪些好处,和要注意的地方 FPGA论坛 Abby118 2016-7-24 2 1211 深圳富创源 2016-8-13 11:23
在线客服