导读

FPGA论坛

FPGA论坛、CPLD论坛是中国电子网技术论坛热门版块之一，最丰富的技术资源下载，软件下载，源码下载，FPGA及CPLD等可编程逻辑技术设计经验交流,分享，视频课程，在线学习。

海量FPGA源码、软件下载：dl.21ic.com
在线视频培训：open.21ic.com
承接外包项目：project.21ic.com

版主: GoldSunMonkey, jameswangchip, yulunna

今日: 0|主题: 12440|帖子: 103426 收藏本版 (142)

12 3 4 5 6 7 8 9 10 ... 59 / 59 页下一页

本版赏金已达 51.20元(功能说明)论坛赏金排名第 43 名

新窗全部主题最新热门热帖精华零回复本版专家更多 \| 显示置顶		作者/时间	最后发表


【正点原子FPGA连载】第八章按键控制LED灯实验 New 0 15	正点原子 2019-5-20	正点原子 2019-5-20 22:38
[Quartus] Quartus 18.1 timing constraint，set_multicycle_path使用問題 0 68	weijujan 2019-5-13	weijujan 2019-5-13 18:23
[verilog] 设计一个基于数据帧的异步fifo存储器 0 110	猪脚猪脚 2019-5-11	猪脚猪脚 2019-5-11 15:43
[FPGA] 有什么办法可以完全破解quartus II 13.0版本的方法 0 72	xiaoxiao4816 2019-5-9	xiaoxiao4816 2019-5-9 18:48
[FPGA] 编译工程文件的时候总是提示“N/A until Partition Merge”的问题 0 77	xiaoxiao4816 2019-5-7	xiaoxiao4816 2019-5-7 08:24
[FPGA] 求助芯片MC68336烧录 0 55	wangjlcs 2019-5-2	wangjlcs 2019-5-2 15:03
[Quartus] eclipse中出现Unresolved inclusion问题，求大神指点 0 99	yym86202 2019-4-29	yym86202 2019-4-29 15:24
[verilog] 有偿请教verilog 就是一些顶层模块例化问题，我不会连接 0 93	老吴EST 2019-4-27	老吴EST 2019-4-27 10:50
大侠们ZYQN FIFO 出来后的tvalid 与 tuser没有对齐，怎么解决？ 0 81	luiszhao 2019-4-18	luiszhao 2019-4-18 16:12
[FPGA] 明德扬FPGA设计模板系列教程-D触发器、波形、代码 0 293	明德扬fpga 2019-1-17	明德扬fpga 2019-1-17 17:29
[FPGA] 关于使用XILINX S6 实现DISPLAYPORT RX 0 258	zhulin 2018-12-28	zhulin 2018-12-28 13:59
[Quartus] quartus ii hdl语言运行时出现问题求解答 0 233	17784101851 2018-12-23	17784101851 2018-12-23 10:28
[FPGA] FPGA架构和应用基础知识 0 315	朗锐智科 2018-12-21	朗锐智科 2018-12-21 16:49
[FPGA] FPGA架构和应用基础知识 0 185	朗锐智科 2018-12-14	朗锐智科 2018-12-14 16:58
[verilog] 新手求助，8位二进制累加器 0 298	Silence` 2018-12-11	Silence` 2018-12-11 18:43
verilog用$fopen打不开txt文件 0 258	nb533 2018-12-9	nb533 2018-12-9 20:46
[FPGA] 数字时钟-明德扬至简设计与应用FPGA 0 166	guyu_1 2018-12-5	guyu_1 2018-12-5 16:55
[FPGA] VGA显示圆-至简设计与应用FPGA 0 279	guyu_1 2018-12-3	guyu_1 2018-12-3 10:36
fpga器件下载程序后供电发生改变 0 114	chenta 2018-11-26	chenta 2018-11-26 09:59
[FPGA] 【毕设分享】基于FPGA设计的数字时钟毕设（视频源码） 0 241	明德扬fpga 2018-11-23	明德扬fpga 2018-11-23 10:50
[FPGA] 基于FPGA的VGA显示设计项目 FPGA毕设 0 328	明德扬fpga 2018-11-21	明德扬fpga 2018-11-21 17:06
[FPGA] 基于fpga的FIR滤波器设计（附上源码代码下载） 0 260	明德扬fpga 2018-11-16	明德扬fpga 2018-11-16 16:02
[FPGA] 信号发生器和DA转换 FPGA案例教程 0 245	guyu_1 2018-11-16	guyu_1 2018-11-16 00:19
[FPGA] 分享贴：刚完成的FPGA插值滤波器设计 0 236	guyu_1 2018-11-15	guyu_1 2018-11-15 00:26
基于FPGA的插值滤波器设计 0 252	明德扬fpga 2018-11-14	明德扬fpga 2018-11-14 16:02
[FPGA] 基于FPGA的AD/DA采集（附件源码代码） 0 406	明德扬fpga 2018-11-13	明德扬fpga 2018-11-13 17:03
[FPGA] 串口通信--明德扬至简设计案例与应用FPGA 0 218	guyu_1 2018-11-13	guyu_1 2018-11-13 10:37
[FPGA] 明德扬FPGA连载课程第一阶段第三章VERILOG（2） 0 225	guyu_1 2018-11-6	guyu_1 2018-11-6 09:20
[FPGA] 基于FPGA的VGA显示图片 0 472	明德扬fpga 2018-11-5	明德扬fpga 2018-11-5 11:48
[FPGA] 基于FPGA数码管设计 0 321	明德扬fpga 2018-11-5	明德扬fpga 2018-11-5 11:16
[modelsim] modelsim仿真，波形错位，跑下面去了 0 270	神奇小小蒙 2018-11-2	神奇小小蒙 2018-11-2 16:14
[FPGA] 明德扬FPGA连载课程第一章阶段设计基础一.FPGA简介 0 194	guyu_1 2018-11-1	guyu_1 2018-11-1 10:36
[modelsim] modelsim 6.5se （32位）与ISE仿真库 0 253	cathyhung 2018-10-24	cathyhung 2018-10-24 14:53
[FPGA] 对于LORA系列SX1276/77/78低功耗、高集成度收发器 0 209	qq465912297 2018-10-23	qq465912297 2018-10-23 11:06
[FPGA] Libero ide v9.1 开发工具 0 605	blacorse 2018-10-15	blacorse 2018-10-15 13:23
[FPGA] 编译后时序有错误，下面这种错误怎么解决呢？ 0 316	liyongyong 2018-10-11	liyongyong 2018-10-11 17:48
[FPGA] 明德扬至简设计法--verilog的综合器和仿真器 0 204	明德扬fpga 2018-10-8	明德扬fpga 2018-10-8 15:54
[FPGA] 试试事实上是是是 0 223	jdan 2018-10-4	jdan 2018-10-4 23:34
[FPGA] 基于VIVADO时序约束视频教程 0 477	明德扬fpga 2018-9-30	明德扬fpga 2018-9-30 09:57
[FPGA] 基于至简设计法的串口通信设计 0 366	明德扬fpga 2018-9-28	明德扬fpga 2018-9-28 15:45