收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104828

[verilog] 如何有效的进行多位数据的并行转串行操作
2015-12-2 12:28 6 3263
[FPGA] 连载4-《锁相环技术原理及FPGA实现》-前言2
2015-12-2 09:20 0 1137
[Quartus] Spartan6 MCB发烫问题 agree
2015-12-1 16:20 14 5481
请问AL422B是帧存储,能推荐比这个跟好点的吗,用于摄像头的图像采集
2015-12-1 11:35 0 2690
[FPGA] 连载3-《锁相环技术原理及FPGA实现》-前言1
2015-12-1 10:19 0 1278
第十二章  学习自检方法
2015-11-30 14:20 0 537
[FPGA] Xilinx FPGA入门连载30:超声波测距回响脉宽计数之数码管显示 attach_img
2015-11-30 12:07 0 964
【FPGA视频分享】Signaltapll的使用技巧
2015-11-30 10:35 0 1078
[FPGA] Xilinx FPGA入门29:基于Chipscope的超声波测距调试之板级调试 attach_img
2015-11-29 17:52 0 1125
[FPGA] 新手 新人帖
2015-11-29 16:48 0 707
[FPGA] 小脚丫 Step支持Diamond安装篇
2015-11-29 15:37 1 1989
[FPGA] 出一块xilinx spartan6的DDR2开发板siga-s16
2015-11-29 15:02 0 1423
[FPGA] 设计模板汇总
2015-11-28 15:58 0 565
xilinx CPLD引脚不受控制
2015-11-28 11:44 1 966
[Quartus] FPGA课程 QuartusⅡ的使用技巧 attachment
2015-11-27 20:06 2 907
[FPGA] ISE iMPACT工程文件建立与保存
2015-11-27 15:31 2 1163
[FPGA] 企业设计规范及思路
2015-11-27 11:06 0 919
[CPLD] 基于FPGA的行间转移面阵CCD驱动电路设计
2015-11-27 10:56 4 2887
[verilog] verilog学习小结之(一)移位操作 新人帖
2015-11-26 20:20 0 4448
[Quartus] 关于altera ip 核不能仿真的问题 新人帖
2015-11-26 20:17 2 1858
xilinFPGA求助 关于时钟管脚问题 新人帖
2015-11-26 17:03 2 644
[FPGA] Testbench的编写 attachment
2015-11-26 09:23 0 1057
[FPGA] Xilinx FPGA入门连载28:基于Chipscope的超声波测距调试之Chipsco... attach_img
2015-11-25 12:34 0 945
QUARTUS II 11.0 在WIN7 X64 装不上
2015-11-24 10:55 5 2149
关于LCD屏的驱动方式的优缺点
2015-11-24 09:29 0 758
有用过compact RIO的吗 fpga小白向大家请教
2015-11-23 17:19 2 2296
[FPGA] Xilinx FPGA入门27:基于Chipscope的超声波测距调试之功能简介 attach_img
2015-11-23 11:02 0 1010
[verilog] 有谁知道这个怎么改写。
2015-11-22 10:06 2 1766
[FPGA] Xilinx和IBM宣布战略合作携手加速数据中心应用
2015-11-21 19:30 2 1110
[FPGA] 这个小程序的有几条语句是什么意思
2015-11-21 17:06 0 1839
[FPGA] 项目三:FPGA网络远程工控卡+8位DA+24位AD+开关量 attach_img
2015-11-21 11:15 8 1771
[VHDL] VHDL中“or”和“|”区别
2015-11-20 11:47 2 3926
[FPGA] Xilinx FPGA入门连载26:数码管驱动实例 attach_img
2015-11-20 10:58 0 818
lattice 器件&开发环境
2015-11-19 17:55 7 6490
[FPGA] 电路原理图 attach_img
2015-11-19 15:03 15 2145
[modelsim] modelsim调用不到端口是什么原因 attach_img
2015-11-19 14:14 0 1494
ISE14.4跑过的程序在14.6上跑综合不过 新人帖
2015-11-18 17:29 0 490
[VHDL] 新手求助VHDL写了个流水灯想用modelsim看到中间变量的波形 新人帖 attach_img
2015-11-18 16:59 4 3812
[FPGA] Xilinx FPGA入门连载25:PLL实例之模块化设计 attach_img
2015-11-18 12:05 0 1116
[FPGA] 谁来讲讲位置约束,有现金奖励 reward1.00
2015-11-17 10:59 2 1388
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部