今日: 0|主题: 14263|帖子: 104558 收藏 (180)
[FPGA] Cyclone V的选型问题
2015-10-24 21:15 0 1186
[FPGA] FPGA读写i/o数据?
2015-10-23 15:59 2 741
uart串口接收仿真可以但是实际连扳不行???黑金动力的... attachment
2015-10-23 10:57 4 1005
[FPGA] Xilinx FPGA入门连载16:PWM蜂鸣器驱动之FPGA配置芯片固化 attach_img
2015-10-23 10:38 0 1098
[FPGA] Xilinx FPGA无痛入门,海量教程免费下载 attach_img
2015-10-22 17:18 4 2022
[matlab] ISE与EDK联合设计报错 ERROR:NgdBuild:604 - logical block attachment
2015-10-22 16:59 6 13524
[FPGA] Xilinx FPGA入门连载1:ISE14.6安装 attach_img
2015-10-22 13:55 1 1371
[FPGA] Xilinx FPGA入门连载15:PWM蜂鸣器驱动之FPGA在线下载配置 attach_img
2015-10-22 11:59 1 864
[FPGA] 求助:JTAG无法识别FPGA,连不上 attachment
2015-10-21 16:46 9 12926
[Quartus] 求助,Quartus II**不了 新人帖
2015-10-21 11:08 3 1475
[FPGA] microblaze定时器不能产生中断? 新人帖 attach_img
2015-10-19 22:45 0 1541
基于microblaze开发时,遇到一个中断问题,求助大家
2015-10-19 22:08 11 8381
[FPGA] 有没有大神用FPGA做过图像拼接
2015-10-19 21:00 1 2134
[FPGA] AD9643配置 新人帖
2015-10-19 18:04 2 2761
[FPGA] Xilinx FPGA入门连载14:Platform Cable USB驱动安装 attach_img
2015-10-19 11:52 0 1179
请教verilog HDL中的双向开关tranif0
2015-10-18 21:11 3 5903
SIGASI有没有**版啊
2015-10-18 19:53 3 6077
[FPGA] 关于Cameralink的问题
2015-10-17 20:59 0 1561
[FPGA] ISE布线约束问题 新人帖
2015-10-17 09:57 0 935
[Quartus] ISE布线约束问题,很诡异……
2015-10-17 09:53 6 10750
[CPLD] 分享一个郭天祥十天学会CPLD的视频
2015-10-16 14:06 1 2165
Xilinx FPGA入门连载13:PWM蜂鸣器驱动之综合、实现与配置文... attach_img
2015-10-16 10:19 0 744
Altera SoC 开发者论坛 (ASDF) 要召开了
2015-10-15 21:28 0 692
[FPGA] Qualcomm赛灵思合作为数据中心提供解决方案
2015-10-15 21:27 0 832
quartus2 10 编译总是显示"Int Divide By Zero"错误 新人帖
2015-10-15 10:52 4 708
[FPGA] 上海安路-国产FPGA 招聘 AE/FAE攻城师
2015-10-14 20:33 5 2077
[FPGA] 分享一个原创FPGA实现的联通区识别源代码 新人帖
2015-10-14 16:29 1 912
[FPGA] 学习 FPGA该如何入门 新人帖
2015-10-14 15:04 3 1096
[FPGA] Xilinx FPGA入门连载12:PWM蜂鸣器驱动之引脚分配 attach_img
2015-10-14 11:08 0 1126
[FPGA] FPGA资料集合 attachment agree reward0.10
2015-10-13 23:26 8 2152
[Quartus] Quartus II下载问题 attach_img
2015-10-13 11:08 1 979
[verilog] 熟悉ADS8364/65这款芯片的看过来
2015-10-12 20:38 0 1002
怎样在2个脉冲的中间产生一个脉冲 attach_img
2015-10-12 19:28 3 1252
[FPGA] 求助:FPGA和68013的通信问题 新人帖
2015-10-12 13:42 3 833
[verilog] 能否用VERILOG写TB去测试VHDL的代码?
2015-10-10 22:00 4 1269
[modelsim] Error: Failed to start simulation kernel,modelsim这个错误怎么解决 新人帖
2015-10-10 21:43 0 1896
数码管位选在modelsim中无法变化!!! attach_img
2015-10-10 21:14 0 976
Xilinx SERDES调试方法 agree
2015-10-10 19:13 9 2339
CYCLONE IV pcie x4实际数据传输速度如何提高?
2015-10-10 11:56 2 1612
[Quartus] 菜鸟求助 新人帖
2015-10-10 09:38 1 734
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则