FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14204|帖子: 104320 收藏 (179)

1 ... 47 48 49 505152 53 54 55 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[CPLD] 求推荐一款小型CPLD芯片 ...2 芯片 altera zhangho 2020-3-21 10:15 27 8776 1
[CPLD] 按时 wzm123wzm 2020-3-20 16:33 0 378
感谢鏖战888 2020-3-20 12:05 0 327
[verilog] 3路AD7689采集程序求教 AD TE 笑拥江山梦 2020-3-18 16:50 6 2492
[CPLD] 请教，现在有没有类似PAL、GAL器件吗器件 nongfuxu 2020-3-17 16:32 4 961
请教关于AD采样和sram保存数据的问题 AD采样 FPGA pangning7085 2020-3-15 23:45 10 3330
请教PC机通过以太网接收来自电路板fpga的数据（不好意思，重发了一次） FPGA 电路板 PC机 wolfskin 2020-3-14 18:39 13 4066
[FPGA] simulink生成的vhdl文件，在工程里面单独生TCL不能用modelsim仿真仿真 VHDL modelsim zzzc41 2020-3-11 22:37 1 551
[FPGA] 下载bit文件的话，系统完全正常工作。但是，如果下载MCS... mcs FPGA PGA zyl000 2020-3-10 17:46 2 736
[FPGA] XILINX K7系列FPGA无法自动加载程序 V7却可以 FPGA XILINX 程序启动 qinxyjz 2020-3-10 16:49 2 1419
[FPGA] 高云FPGA GW2AR-18用起来了 FPGA sd ysdx 2020-3-10 16:34 7 1621
FPGA加载时间的研究 FPGA TI IO xjsxjtu 2020-3-10 13:33 2 1600 1
[FPGA] 开发串口摄像头IMX178的FPGA+DDR3+USB3摄像头开发板 FPGA mx DDR3 liangziusb 2020-3-9 09:01 2 875 1
[FPGA] 使用MCU通过串行被动方式配置FPGA的疑问 FPGA MCU STM qq995423094 2020-3-7 17:39 0 517
[CPLD] 地址译码线的选取译码 DSP 2287312853 2020-3-5 15:22 0 434
[FPGA] 【银杏科技ARM+FPGA双核心应用】CYCLONE4系列1——开发环境... ARM cyclone4 FPGA 韩小野 2020-3-4 11:10 1 540
[FPGA] 玩转Zynq连载51——[ex70] RGB2YUV、图像增强、YUV2RGB IP仿真实例 RGB zynq 仿真 ove学习使我快乐 2020-3-4 08:35 0 560
[VHDL] 手机指纹模组测试需求？手机指纹 kzt2020 2020-3-3 16:20 0 547
[verilog] 求问大神有没有关于IEEE 802.16e的编码器代码 IEEE 代码编码器年轻的国王 2020-3-3 10:28 0 517
[FPGA] 玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例仿真 ip fir滤波器 ove学习使我快乐 2020-3-3 09:13 0 719
[FPGA] 玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理 zynq 滤波摄像头 ove学习使我快乐 2020-3-2 09:37 0 633 1
[FPGA] 【工程源码】数字信号处理学习——混频器数字信号处理源码 DDS zgmxs 2020-2-29 20:37 0 654
Atlys FPGA开发板评测（一）转发 ...2 FPGA开发板 AN spartan kkzz 2020-2-29 19:46 22 8735
大侠们，epcs16停产了，用什么器件可代替？3ks!! 器件 pc gxs64 2020-2-29 11:32 12 4699
[FPGA] 玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例 fft ip核 zynq ove学习使我快乐 2020-2-29 11:03 3 1340 1
[FPGA] 【工程源码】Quartus时序约束教程 UART 时序 zgmxs 2020-2-28 20:36 0 482
[FPGA] 【工程源码】Verilog语言例程《王金明：《Verilog HDL 程序设... HDL 源码 Verilog语言 zgmxs 2020-2-28 20:27 0 619
[FPGA] 【工程源码】已经安装器件库却报未安装——解决方案器件库源码 AC zgmxs 2020-2-28 19:54 0 552
[FPGA] 【工程源码】无法下载FPGA程序，无法start，找不到下载器 start 源码 FPGA zgmxs 2020-2-28 19:46 0 467
[FPGA] 【工程源码】NIOS II 自定义IP核的静态地址对齐和动态地址对齐 ip核源码 NIOS zgmxs 2020-2-27 19:22 0 690
[FPGA] 【工程源码】如何在设备驱动冲突导致蓝屏的情况下强制... 源码 USB ev zgmxs 2020-2-27 19:09 0 457
[FPGA] 求SEED-XDSPP仿真器的驱动和软件 DSP SEED-XDS 软件 bjmtgjd 2020-2-27 12:36 0 526
[FPGA] 玩转Zynq连载47——[ex66] MT9V034摄像头的图像直方图均衡处理摄像头 MT9V034 zynq ove学习使我快乐 2020-2-27 11:27 1 682
[FPGA] 【工程源码】Altera FPGA 开启引脚片上上拉电阻功能 altera 源码 FPGA zgmxs 2020-2-26 21:07 0 521
[FPGA] 【工程源码】SOPC开发流程之NIOS II 处理器运行 UC/OS II NIOS 处理器 uC/os zgmxs 2020-2-26 20:53 0 809
[FPGA] 【工程源码】给NIOS II CPU增加看门狗定时器并使用源码 NIOS zgmxs 2020-2-26 20:21 0 648
[FPGA] 【工程源码】使PLL内部时钟通过专用引脚输出 PLL 内部时钟源码 zgmxs 2020-2-26 15:35 2 555
[FPGA] 【工程源码】确定FPGA的专用时钟输入脚与PLL对应关系源码 FPGA PLL zgmxs 2020-2-26 14:39 1 550
[FPGA] 玩转Zynq连载46——[ex65] MT9V034摄像头的图像拉普拉斯边缘提取拉普拉斯 zynq 边缘提取 ove学习使我快乐 2020-2-26 12:33 0 530
[FPGA] 【工程源码】NIOS II下基于中断的UART接收和发送设计示例代码代码源码 UART zgmxs 2020-2-25 18:59 0 562