今日: 0|主题: 14197|帖子: 104266 收藏 (179)
[FPGA] 玩转Zynq连载37——[ex56] 基于Zynq的AXI HP总线读写实例 attach_img
2020-1-23 17:53 1 993
[FPGA] 玩转Zynq连载36——[ex55] 基于VIO在线板级调试的AXI GP总线读... attach_img
2020-1-22 23:03 1 798
[CPLD] DSP的配置与CPLD attach_img
2020-1-22 17:25 3 663
[Quartus] quartus14引脚分配的时候为什么会出现tck,tms,tdo,tdi attach_img
2020-1-22 12:49 4 3152
[verilog] STM32 SPI 连接 EPM240T100C5N 数据不稳定
2020-1-21 19:51 13 1711
[FPGA] 玩转Zynq连载35——基于Vivado的Virtual IO在线板级调试 attach_img
2020-1-20 08:37 0 558
[FPGA] 玩转Zynq连载34——[ex54] 基于Zynq的AXI GP总线的从机接口设计 attach_img
2020-1-19 14:38 1 830
[FPGA] 玩转Zynq连载33——基于Vivado的在线逻辑分析仪板级调试 attach_img
2020-1-17 11:24 0 574
[FPGA] DSP FPGA 伺服系统技术方案
2020-1-16 22:13 2 1214
[FPGA] 玩转Zynq连载32——SDK在线运行裸跑程序 attach_img
2020-1-16 09:41 0 433
智能手机屏幕现在有哪些方案啊? 新人帖
2020-1-15 14:49 0 436
[FPGA] 玩转Zynq连载31——[ex53] 基于Zynq PS的EMIO控制 attach_img
2020-1-15 09:19 0 461
[FPGA] 有人新人学习FPGA吗,一起学习
2020-1-13 23:10 2 760
[FPGA] 开启Xilinx Spartan 6的DDR3之路 - 20160823更新 attach_img reward3.00 ...2
2020-1-13 17:56 23 6231
[FPGA] 玩转Zynq连载30——[ex52]基于Zynq PS的GPIO控制 attach_img
2020-1-13 09:44 0 458
[FPGA] Zynq高速串行CMOS接口的设计与实现[下] attach_img
2020-1-12 23:03 0 907
[FPGA] 玩转Zynq连载29——[ex51] 制作裸跑程序的启动文件BOOT.bin attach_img
2020-1-12 22:50 1 503
[CPLD] 软件的烧录
2020-1-12 22:08 2 686
[FPGA] 《趣味FPGA》-5年经验分享 新人帖 attachment  ...2
2020-1-11 23:27 22 2979
[CPLD] CPLD的RS232通讯问题 attach_img
2020-1-10 15:59 0 632
[FPGA] Xilinx 下载线 原理图、PCB板 attachment  ...2
2020-1-9 21:37 27 5574
基于FPGA的用verilog hdl编写产生spwm波形程序
2020-1-9 18:58 11 4839
[FPGA] 玩转Zynq连载27——导出PS硬件配置和新建SDK工程 attach_img
2020-1-7 09:55 0 427
[FPGA] 基于DSP+FPGA+CPLD/I8669/I44445的电力电子设备通用控... 新人帖
2020-1-6 16:12 3 1050
[FPGA] 玩转Zynq连载26——Vivado中PL的功能仿真 attach_img
2020-1-6 10:22 0 656
[matlab] 下载Microblaze程序到Flash
2020-1-5 19:33 10 3784
[FPGA] 玩转Zynq连载25——[ex04] 基于Zynq PL的自定义IP核集成 attach_img
2020-1-3 10:02 0 417
[FPGA] 我的 VGA 模块来了,含视频教程。大家看看 attach_img  ...2345
2020-1-2 23:03 93 12151
[verilog] FPGA上GTX光纤传输 新人帖
2020-1-2 20:39 3 1745
[FPGA] 玩转Zynq连载24——用户自定义IP核的移植 attach_img
2020-1-2 09:52 0 337
[FPGA] MIPI DPHY接口的若干种实现方案概述 attach_img
2020-1-1 18:33 6 2545
[FPGA] 玩转Zynq连载23——用户自定义IP核的创建与封装 attach_img
2019-12-31 10:25 0 414
[FPGA] 玩转Zynq连载22——[ex03] 基于Zynq PL的PLL配置实例 attach_img
2019-12-30 10:37 0 501
FPGA入门视频 新人帖 attach_img  ...23
2019-12-29 22:25 52 4837
[matlab] ICON/ILA/VIO核的例化 attachment
2019-12-28 14:18 13 9352
求助!调试FPGA时如何把时钟改成JTAG CLK
2019-12-27 15:33 1 2105
[FPGA] 玩转Zynq连载21——Vivado中IP核的移植 attach_img
2019-12-27 10:00 0 425
[FPGA] 玩转Zynq连载20——基于FPGA的模块化设计 attach_img
2019-12-26 21:01 1 704
[FPGA] ERROR PACK:198的问题
2019-12-26 15:55 7 3737
[FPGA] 玩转Zynq连载18——[ex01] 小试牛刀,基于Zynq PL的第一个工程 attach_img
2019-12-25 21:47 1 655
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则