FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14363|帖子: 104828

1 ... 49 50 51 525354 55 56 57 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] *传奇-双口RAM之战双口RAM 雷北城 2020-4-25 15:20* 1 588
[FPGA] FPGA系列之“速度等级 FPGA PGA AC dameihuaxia 2020-4-25 14:32 0 467
FPGA上电不能配置 FPGA flash ATM zhulin 2020-4-23 17:52 5 2475
[FPGA] 用了一会儿，JTAG识别不到器件了 JTAG 器件 mcs kangqiao004 2020-4-23 17:47 5 1268
[FPGA] 按键消抖 AC dameihuaxia 2020-4-23 14:55 0 360
[FPGA] 请大神分析国产几家FPGA厂家技术市场应用前景？ FPGA FGPA 紫光 Globalizex 2020-4-22 22:55 0 1179
[FPGA] 麻烦用过max10的nios大神帮看看，编译不过去了~~ MAX10 编译 NIOS yym86202 2020-4-22 17:36 5 1832
[FPGA] *传奇-移位和位拼运算符之战移位运算符雷北城 2020-4-22 15:35* 1 503
FPGA基于Verilog语言的有符号乘法运算及时钟工作频率的优化 FPGA 时钟 Verilog语言 dameihuaxia 2020-4-22 15:34 1 792
[FPGA] 关于Vivado上IP核生成时总有一个dcp文件缺少的问题 ip核 Vivado dc jinzhuzhechixp 2020-4-22 15:33 5 8551
[verilog] 特权同学 Verilog边码边学 Lesson01 Vivado下载与安装 LESSON Vivado verilog ove学习使我快乐 2020-4-22 09:11 0 733
[modelsim] 问下为什么看不到波形 LSI model modelsim 你好旅行者 2020-4-21 21:33 6 995
串口功能都实现了，用modelsim仿真不出波形 modelsim 串口仿真 damoyeren 2020-4-21 16:29 2 1699
影响FPGA时序的进位链（Carry Chain），你用对了么？？ FPGA PGA 时序 dameihuaxia 2020-4-21 15:11 0 377
[FPGA] *传奇-流水线设计之战流水线流水线设计设计雷北城 2020-4-19 16:31* 1 511
时序约束理论篇时序 AC dameihuaxia 2020-4-19 16:30 1 555
[FPGA] 16个Altera的SOC例子(ARM部分) altera ARM LTE 雷北城 2020-4-18 15:57 0 544
[FPGA] *传奇-串口通信之战串口通信串口通信雷北城 2020-4-18 15:56* 1 472
[FPGA] 详解FPGA的四大设计要点 FPGA PGA AC dameihuaxia 2020-4-18 15:46 0 402
[FPGA] 关于FPGA培训 FPGA PGA zzzhangliyuan 2020-4-17 13:56 15 1875
FPGA的技术介绍及fpga应用领域 FPGA 接口信号 fuye8866 2020-4-17 11:12 0 621
Notepad++编辑器——Verilog代码片段和语法检查编辑器 verilog代码 Notepad++ dameihuaxia 2020-4-16 22:37 2 1031
[FPGA] *传奇-字符状态机之战.pdf pd 雷北城 2020-4-16 15:37* 1 541
[FPGA] Z-turn Board Xilinx Zynq-7000/7020开发板XC7Z020 有要的吗 board XILINX 开发板 fl200600833 2020-4-16 14:52 9 1957
[FPGA] 目前正在FPGA选型，国产FPGA是否有推荐？ ...2 FPGA 选型 ARM freeia 2020-4-15 23:12 27 4784
[FPGA] *传奇-LCD1602之战 LCD LCD1602 CD 雷北城 2020-4-15 16:12* 1 483
Zynq的开发四种方式 zynq AC dameihuaxia 2020-4-15 15:10 0 474
VERILOG怎么样实现顶层文件调用其他模块？ verilog Wire TI wrr891208 2020-4-15 10:41 9 24301
[FPGA] 租 xilinx 学习板途径 XILINX 18671597159 2020-4-14 19:33 2 945
[FPGA] FPGA开发全攻略——时序约束时序 FPGA开发全攻略 AC dameihuaxia 2020-4-14 15:28 1 688
[FPGA] u ...2 大大hello 2020-4-14 14:39 25 2532
[FPGA] 浙大在线FPGA数字系统设计课程，租赁解决实验板问题 FPGA 数字系统设计电路 18671597159 2020-4-13 18:32 0 999
[Quartus] 求助，刚入门学了一些不太会这个语言 azhang1999 2020-4-12 21:40 4 899
[FPGA] FPGA基于Verilog语言的有符号乘法运算及时钟工作频率的优化 FPGA 时钟 Verilog语言 dameihuaxia 2020-4-12 16:11 0 449
[FPGA] 01_静态时序分析基本原理和时序分析模型时序模型静态时序分析雷北城 2020-4-12 15:53 0 487
定时器和数码管.zip 数码管 ip dameihuaxia 2020-4-12 15:34 2 569
[FPGA] *传奇-移位和位拼运算符之战移位运算符雷北城 2020-4-11 16:55* 1 591
[FPGA] *传奇-双口RAM之战双口RAM 雷北城 2020-4-10 16:22* 1 632
XILLINX VIVADO快速上手-HDL流程-内含视频、工程和中文版 HDL Vivado COM 18671597159 2020-4-10 08:43 3 740
[verilog] 求助！第一次写测试文件，请教大神哪里出问题了? TE AC AD 胖娃娃 2020-4-9 17:16 6 966

1 ... 49 50 51 525354 55 56 57 ... 360 / 360 页下一页

今日: 0|主题: 14363|帖子: 104828

快速发帖

浏览过的版块