FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14355|帖子: 104807

1 ... 35 36 37 383940 41 42 43 ... 359 / 359 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 勇敢的芯伴你玩转Altera FPGA连载34：Verilog代码书写规范 altera FPGA verilog代码 rousong1989 2017-12-27 09:45 0 1520
[FPGA] 新手求助，我写的程序复位有时出错，但在仿真里看是正... 仿真 TE ck whyil 2017-12-24 09:14 0 1202
[FPGA] 全局时钟可配置时钟 DCM FPGA hnliucan520 2017-12-22 17:12 0 834
[CPLD] 新手试着写的一个计数器，麻烦大神指点一下计数器 ST ic Breakcrow 2017-12-20 12:34 0 1010
勇敢的芯伴你玩转Altera FPGA连载33：可综合的语法子集4 altera FPGA AlteraFPGA rousong1989 2017-12-19 21:40 0 943
[FPGA] Verilog中同步复位和异步复位比较同步复位 verilog zhangmangui 2017-12-16 08:51 0 1657
[FPGA] 数字时钟管理器IP核的使用 ip核数字时钟 adv hnliucan520 2017-12-13 09:36 0 938
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载31：可综合的语法子集2 altera FPGA AlteraFPGA rousong1989 2017-12-12 20:47 0 838
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载30：可综合的语法子集1 altera FPGA AlteraFPGA rousong1989 2017-12-6 19:53 0 900
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载29：语法学习的经验之谈 altera FPGA AlteraFPGA rousong1989 2017-12-4 21:16 0 974
[FPGA] 【源码】BLE智能穿戴设备视频源码 BLE 云图 2017-11-30 13:38 0 957
[CPLD] 用CPLD编写程序，编译过程中出现下属错误，请高手帮帮编译编写 ZIDIZIDI 2017-11-26 10:02 0 1026
ISE原理图命名问题原理图 se pow 辛格威尔 2017-11-23 13:42 0 754
FPGA的重构方式 FPGA TI 电路 Violin11 2017-11-22 11:28 0 1004
基于FPGA的可重构系统结构分析 FPGA 系统设计电路 Roses 2017-11-22 11:26 0 828
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载26：内里本质探索——器件... altera FPGA 器件 rousong1989 2017-11-21 22:35 0 1083
[FPGA] ACTEL 的smartfusion2下载错误 Actel smartfusion2 progra wangjunzunyi 2017-11-20 22:15 0 817
赛灵思FPGA差分信号 FPGA 赛灵思差分信号 xiaoyu@123 2017-11-18 22:10 0 1083
[FPGA] 小弟求购Altera DE1-SOC开发板，哪位大神玩剩下了传承一下，... altera SOC 开发板雪落有声 2017-11-18 15:22 0 833
新手学习芯片 w1a2n3g4 2017-11-17 17:26 0 869
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载24：表面现象揭秘——逻辑... altera FPGA AlteraFPGA rousong1989 2017-11-16 22:14 0 831
[verilog] 请问一下关于verilog赋值出现问题 verilog VGA Output 高银酸 2017-11-12 16:27 0 1036
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载22：超声波接口、外扩LCD接... altera FPGA LCD rousong1989 2017-11-10 19:35 0 918
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载21：蜂鸣器、数码管、流水... altera FPGA 蜂鸣器 rousong1989 2017-11-9 21:28 0 808
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载20：VGA显示接口电路 altera FPGA 接口电路 rousong1989 2017-11-7 19:19 0 1002
提供PCIe PCI等解决方案，包括原理图，window驱动等 PCIe Window 原理图 tomdong074 2017-11-7 08:33 0 1042
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载19：4X4矩阵按键电路 altera FPGA 电路 rousong1989 2017-11-3 19:00 0 1020
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载18：RTC接口电路 altera FPGA RTC rousong1989 2017-11-2 20:15 0 927
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载17：UART接口电路 altera FPGA 接口电路 rousong1989 2017-10-28 20:09 0 1005
[VHDL] 玩转VHDL012-反跳处理（俗称消抖） VHDL 电路信号 ucx 2017-10-25 18:19 0 1788
ISE RTL Schematic 中输入输出端口被VCC连接 RTL schematic 端口 nb533 2017-10-25 14:23 0 1087
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载14：FPGA下载配置电路 FPGA altera 电路 rousong1989 2017-10-24 21:33 0 1306
FPGA逻辑设计 FPGA开发 FPGA设计 FPGA设计开发 FPGA电路设计电路设计 FPGA设计 FPGA开发奥世信息 2017-10-19 13:23 0 927
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载11：关于FPGA器件的时钟 altera 时钟 FPGA器件 rousong1989 2017-10-18 21:48 0 1182
[VHDL] 玩转VHDL010-时钟问题 VHDL 时钟 AC ucx 2017-10-18 15:19 0 1694
[FPGA] cyclone4的JTAG口的问题 JTAG cyclone4 Blaster 平漂流 2017-10-18 11:26 0 1177
[Quartus] Quartus Prime Standard Edition 17.0 standard IO TI oovoo 2017-10-15 18:44 0 1428
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载8：FPGA开发流程 altera FPGA开发 AC rousong1989 2017-10-12 21:08 0 1014
[FPGA] vivado创建工程流程介绍 Vivado TI IO 光阴时钟 2017-10-12 13:54 0 2011
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载7：FPGA应用领域 altera FPGA AlteraFPGA rousong1989 2017-10-9 18:58 0 1508

1 ... 35 36 37 383940 41 42 43 ... 359 / 359 页下一页

今日: 0|主题: 14355|帖子: 104807

快速发帖