FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 2|主题: 14229|帖子: 104408 收藏 (179)

1 ... 34 35 36 373839 40 41 42 ... 88 / 88 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


新手求教，这个报错怎么改。VHDL实现2FSK调制， VHDL FSK调制 ST 淡然处世 2017-7-28 15:54 0 771
[FPGA] 有熟悉spider反射内存卡的应用吗？反射内存卡 Spider 板卡 zhongxon 2017-7-27 17:22 0 773
[FPGA] Z-turn Board精简版Z-turn Lite board zynq armcn 2017-7-25 14:39 0 1237
[FPGA] FPGA优秀代码 FPGA 代码 AC chunfen2634 2017-7-21 10:27 0 894
[verilog] 初学者，一位全加器实现 module 端口 Input 淡然处世 2017-7-20 09:26 0 1303
[FPGA] 外面夏日炎炎，都挡不住我学习fpga的热情 FPGA 代码 AC guyu_1 2017-7-19 17:13 0 756
请教VIVADO 如何将32位数据拆分送两个16位乘法器乘法器 Vivado vi gongcsf 2017-7-19 14:58 0 1406
[VHDL] 怎么指定组合逻辑门的分布方式 ST ic MakeBetter 2017-7-19 11:52 0 892
[FPGA] OPENCV系列（10）—— 距离变换与分水岭变换 OPENCV pen feihufuture 2017-7-19 09:57 0 935
[FPGA] CBC模式下SM4的加密效率能不能赶上ECB模式？加密 cbc模式解密 machairodus 2017-7-11 10:53 0 1529
[FPGA] 求大神指点，FPGA控制CY7C68013A，数据写入周期长 FPGA CY7C68013A 控制我看看 2017-7-7 14:50 0 836
[FPGA] 这里有最好的FPGA资料和器件物料器件 FPGA XILINX penjun2008 2017-7-3 14:59 0 922
[FPGA] 偏移约束-VIVADO、XPS与ISE区别 Vivado vi se feihufuture 2017-6-27 14:41 0 909
[FPGA] 【至简设计法】SCBB接口优化设计思路（免费下载学习）接口 IO 时序 guyu_1 2017-6-27 10:25 0 618
[FPGA] ddr2读写需要控制哪些参数 DDR 控制读写胡斯哲 2017-6-26 11:20 0 647
[FPGA] ACTEL的FPGA开发环境如何搭建？ Actel FPGA开发 1273457925 2017-6-24 20:28 0 1075
[FPGA] 现在主流CPU进行32位/32位除法运算一般是多少周期完成？电路加法器吾要单片机 2017-6-23 23:41 0 1506
[FPGA] FPGA培训心得 FPGA 芯片原子弹001 2017-6-22 09:49 0 773
新手问两个FPGA（XILINX）问题 FPGA XILINX flash a1993s05d21 2017-6-22 08:40 0 817
[FPGA] timescale是专门用于仿真的吗，不能综合吗 times 仿真 SCALE ablitt 2017-6-21 16:46 0 1080
[FPGA] VIVADO工具篇（5）——利用ZYNQ的GP口来访问自定义IP的寄存器 zynq Vivado feihufuture 2017-6-21 09:13 0 1170
[FPGA] VIVADO工具篇（4）——SDK操作内存，C语言指针的灵活应用 C语言 sdk 内存 feihufuture 2017-6-19 08:46 0 1452
[FPGA] [经验] SCCB IIC接口设计系列-SCBB接口优化设计接口设计 iic接口摄像头 xuehua_12 2017-6-16 15:01 0 788
[FPGA] FPGA搞图像处理得懂算法 FPGA PGA 图像处理 feihufuture 2017-6-15 15:47 0 960
[FPGA] 【潘文明至简设计法】系列教程 GVIM视频教程 vim 视频教程模板 gjlkgln4534 2017-6-15 14:40 0 850
[FPGA] VIVADO工具及datamover ip，几点技巧 Vivado vi ov feihufuture 2017-6-15 08:56 0 1396
[FPGA] 【潘文明至简设计法】系列连载教程 FPGA时序约束视频教程 FPGA 视频教程时序 guyu_1 2017-6-14 14:52 0 910
[FPGA] 【急聘】广州地区急招Altera FAE，有兴趣的工程师速与我联系。 altera 工程师 FPGA q2850830012 2017-6-14 10:27 0 763
[FPGA] 【急聘】广州地区急招Altera FAE，有兴趣的工程师速与我联系。 altera 工程师 FPGA q2850830012 2017-6-14 10:26 0 690
[FPGA] 多个FPGA视频教程面试题，免费分享视频教程 FPGA COM chop147 2017-6-13 12:00 0 701
[verilog] 潘文明至简设计法系列教程-Verilog快速掌握新版简介 verilog FPGA PGA pork7894 2017-6-12 11:35 0 1060
[FPGA] 关于OFFSET IN se 信号 HAORUIMIN 2017-6-8 19:53 0 613
[FPGA] 推荐！！FPGA定位问题系列视频教程详解 FPGA 视频教程代码 mdykj33 2017-6-7 16:11 0 901
[FPGA] zc706和KCU116 开发板杨杰yj 2017-6-6 18:46 0 877
[FPGA] （XILINX）赛灵思的产品 XILINX 赛灵思 zynq 杨杰yj 2017-6-5 16:02 0 892
[FPGA] 广州用altera的工程师请进！急急急！ altera 工程师 FPGA q2850830012 2017-6-5 10:51 0 899
[verilog] Verilog不能合成MOS开关门原语 verilog mos开关平漂流 2017-6-3 15:59 0 1185
[FPGA] 新人来报道，西天取经的熊 2017-6-2 08:31 0 617
[FPGA] 93C46，E2PROM控制器设计控制器设计 E2PROM 时钟 feihufuture 2017-5-31 14:02 0 1171
[FPGA] FPGA笔记一千篇Xilinx SDK编译出现undeference to "outbyte"错误的解... XILINX ce TE feihufuture 2017-5-27 16:36 0 1207