FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 4|主题: 14256|帖子: 104498 收藏 (180)

1 ... 30 31 32 333435 36 37 38 ... 89 / 89 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 基于至简设计法的串口通信设计通信设计串口通信信号明德扬fpga 2018-9-28 15:45 0 1098
赏贴---求5-50ns脉冲电路1k-100kHz kHz 电路脉冲 huodianheng 2018-9-28 13:22 0 982
[FPGA] 手把手教你学FPGA串口通信1241003385 串口通信 FPGA RS guyu_1 2018-9-28 11:17 0 1126
[FPGA] FPGA至简设计法经典案例3【1241003385】 FPGA 代码 se guyu_1 2018-9-19 09:42 0 811
[FPGA] FPGA至简设计法案例4 【12401003385】 FPGA 代码信号 guyu_1 2018-9-18 08:33 0 577
[FPGA] 至简设计法经典案例2 1241003385 代码信号 AD guyu_1 2018-9-17 14:03 0 606
[FPGA] FPGA至简设计法经典案例1241003385 FPGA 代码计数器 guyu_1 2018-9-14 11:20 0 747
[FPGA] xilinx的XC7A200T输出BT1120需要桥接吗 XILINX FPGA PGA lintongno1 2018-9-14 08:57 0 1032
基于fpga的信号与处理 FFT 傅里叶变换 fft FPGA 信号明德扬fpga 2018-9-11 10:17 0 1409
[modelsim] modelsim无法建立project modelsim project library VCrawford 2018-9-7 11:02 0 1430
[FPGA] FPGA设计整洁代码3-信号命名和定义应该明确 FPGA设计代码信号 guyu_1 2018-9-4 09:15 0 748
[FPGA] FPGA反推法应用实例——检查代码 FPGA 代码明德扬fpga 2018-9-1 15:16 0 866
[FPGA] FPGA代码整洁之道（2） FPGA代码代码整洁 ge guyu_1 2018-8-31 09:59 0 875
百度基于FPGA的加速平台怎么用 FPGA PGA zhangmangui 2018-8-30 20:34 0 824
[FPGA] FPGA 干净的代码是程序员的核心技能程序员 FPGA 代码 guyu_1 2018-8-30 14:53 0 847
[FPGA] FPGA实际应用案例--通过反推检查代码 FPGA 代码 ge guyu_1 2018-8-27 10:06 0 695
有关100M系统时钟下赋值时序出错的问题时序 ADDR taoqingg 2018-8-23 11:51 0 714
请教一个关于QUARTUS 13.1状态机设置的问题 ST 张二雷 2018-8-18 19:57 0 1031
[FPGA] 基于FPGA的信号处理教程 FPGA PGA 信号明德扬fpga 2018-8-13 11:06 0 909
[FPGA] 基于fpga的信号与处理视频 FPGA 信号 FIR 明德扬fpga 2018-8-9 21:34 0 1181
[verilog] 初学者请大家帮忙看看这段代码到底错在哪儿了？找了一..... 代码 AC 信号 denglihai 2018-8-8 16:20 0 973 1
[CPLD] 有谁有maxv的晶振电路设计方面的资料晶振电路电路设计 sunboy25 2018-8-8 11:45 0 793
[FPGA] 转FPGA FAE ，请问各位技术面试主要面哪些内容 FPGA 电子电子行业 jacksaon8966 2018-8-4 08:56 0 1256
[FPGA] 现在想要安装ACTEL的libero11.8是不是只能用64位系统了。 Actel Libero ICE 混子黄 2018-8-3 14:38 0 1262
[FPGA] 两条DDR2怎样组成32bit数据读写 DDR 读写 ADDR leonfpga 2018-8-1 23:10 0 1169
[FPGA] FPGA FPGA PGA yjw落英 2018-8-1 10:12 0 601
[FPGA] 参数宏定义不懂 CARRIER FPGA IDT frankykin 2018-7-29 17:34 0 1170
[verilog] ADC数字校准中，在testbench可以用小数分数的形式用于计算？ ADC testbench vi muxiaona 2018-7-28 08:05 0 1532
[FPGA] fpga 时序约束讲解视频 FPGA PGA 时序明德扬fpga 2018-7-18 15:34 0 1373
[CPLD] 用USB BLASTER 的JTAG口给EPM7604烧录连接TDI TDO TMS TCK四根线... Blaster JTAG TMS 名字真难起 2018-7-16 14:01 0 1310
[FPGA] Cadence 17.2 (仅供交流） CAD cadence ce 千岁寒 2018-7-13 16:47 0 2280 1
vivado*版下载 Vivado vi AD 明德扬fpga 2018-7-11 14:47* 0 1646
[FPGA] 小型FPGA实现128KB采样率，有什么推荐的吗？ FPGA PGA FPGA实现 SsvepX 2018-7-10 15:09 0 891
modelsim下载 LSI model modelsim 明德扬fpga 2018-7-10 14:48 0 1959
[FPGA] 仿真器连接不到设备仿真器芯片 des 吴学杰123 2018-7-3 16:25 0 992
[FPGA] spartan6全局时钟信号想驱动内部非时钟逻辑引脚如何做？ spartan6 引脚时钟信号 voip.wang 2018-6-21 10:13 0 1025
[FPGA] 勇敢的芯伴你玩Altera FPGA连载74：基于SignalTap II的超声波测. altera FPGA SignalTAP rousong1989 2018-6-6 16:22 0 1107
[FPGA] 有需要合肥这边工作的大神么信息技术 x75676 2018-6-6 09:45 0 929
[verilog] 求助高手帮看看CPLD做SPI从的程序 ST hnsyrhw 2018-5-29 17:11 0 2304
[FPGA] 勇敢的芯Altera FPGA连载73：基于SignalTap II的超声波测. altera FPGA SignalTAP rousong1989 2018-5-28 22:13 0 948