今日: 1|主题: 14200|帖子: 104294 收藏 (179)
寻求FPGA的verilog语言编程
2018-3-26 15:13 0 688
[FPGA] DDR下载到板子里,同一个比特流文件init_done信号时高时低
2018-3-25 20:54 0 564
[Quartus] quartus ii 无法仿真 attach_img
2018-3-25 17:56 0 1535
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载56:流水灯实例 attach_img
2018-3-23 21:41 0 751
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载55:蜂鸣器开关实例 attach_img
2018-3-21 17:27 0 779
[FPGA] chipScope查看波形错误 attach_img
2018-3-21 15:50 0 947
勇敢的芯伴你玩转Altera FPGA连54:PWM蜂鸣器驱动之FPGA配置芯.. attach_img
2018-3-19 21:06 0 776
[FPGA] 勇敢的芯伴你玩转Altera FPGA53:PWM蜂鸣器驱动之FPGA在线下.. attach_img
2018-3-16 15:43 0 751
[FPGA] ISE+modelsim仿真问题 attach_img
2018-3-13 09:19 0 673
[FPGA] 勇敢的芯伴你玩转Altera FPGA连52:Altera FPGA配置方式之AS/PS/JT.. attach_img
2018-3-5 16:39 0 888
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载51:Altera FPGA配置方式概述 attach_img
2018-3-4 22:15 0 880
[FPGA] 关于FPGA边缘检测
2018-3-2 19:49 0 916
[FPGA] fc4b43a2411df102733b247edd5c903c 新人帖
2018-3-2 17:33 0 478
[FPGA] 勇敢的芯伴你玩转Altera FPGA50:PWM蜂鸣器驱动之综合、实现... attach_img
2018-3-1 19:36 0 827
[VHDL] 玩转VHDL017-从文件读取仿真数据(无自定义库版) attachment
2018-3-1 17:04 0 937
[VHDL] 玩转VHDL016-从文件读取仿真数据 attach_img
2018-2-28 12:47 0 1427
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载49:PWM蜂鸣器驱动之引脚分配 attach_img
2018-2-27 21:53 0 935
勇敢的芯伴你玩转Altera FPGA连载48:PWM蜂鸣器驱动之功能概述 attach_img
2018-2-23 19:54 0 641
[FPGA] 关于测试文件编写正弦波形
2018-2-2 15:36 0 675
[FPGA] AD7606快速采样问题
2018-1-29 17:14 0 1614
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载46:基于仿真的第一个工程... attach_img
2018-1-29 15:05 0 606
[VHDL] 玩转VHDL015-高速信号的比特同步
2018-1-29 12:01 0 1012
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载基于仿真的第一个工程实例... attach_img
2018-1-26 22:44 0 944
[FPGA] 勇敢的芯伴你玩转AlteraFPGA连载基于仿真的第一个工程... attach_img
2018-1-24 21:27 0 717
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载43:基于仿真的第一个工程... attach_img
2018-1-22 21:08 0 604
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载42:基于仿真的第一个工程... attach_img
2018-1-21 21:46 0 878
勇敢的芯伴你玩转Altera FPGA连载41:基于仿真的第一个工程... attach_img
2018-1-17 10:05 0 678
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载40:基于仿真的第一个工程... attach_img
2018-1-15 17:49 0 829
FPGA三段式状态机里定时任务如何处理
2018-1-10 16:10 0 921
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载39:Verilog代码风格之提升系... attach_img
2018-1-9 19:25 0 1108
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载37:Verilog代码风格之同步以... attach_img
2018-1-4 18:29 0 832
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载36:Verilog代码风格之寄存器... attach_img
2018-1-2 19:58 0 958
[FPGA] 特权同学FPGA微信专栏
2018-1-2 19:51 0 717
勇敢的芯伴你玩转Altera FPGA连载35:Verilog代码风格概述 attach_img
2017-12-27 10:11 0 798
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载34:Verilog代码书写规范 attach_img
2017-12-27 09:45 0 1147
[FPGA] 新手求助,我写的程序复位有时出错,但在仿真里看是正...
2017-12-24 09:14 0 939
[FPGA] 全局时钟可配置
2017-12-22 17:12 0 608
[CPLD] 新手试着写的一个计数器,麻烦大神指点一下 新人帖
2017-12-20 12:34 0 794
勇敢的芯伴你玩转Altera FPGA连载33:可综合的语法子集4 attach_img
2017-12-19 21:40 0 737
[FPGA] Verilog中同步复位和异步复位比较
2017-12-16 08:51 0 1198
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则