今日: 1|主题: 14197|帖子: 104266 收藏 (179)
[FPGA] FPGA控制SDRAM 8寸LCD显示缓存 交流
2013-11-5 09:40 0 1537
[VHDL] 【求助】一个ppm编码器,老是仿真不对 attach_img
2013-11-2 23:11 0 1479
[FPGA] zynq在NAND模式下的启动问题(已解答)
2013-11-2 10:48 0 1248
[FPGA] 在SDK下如何对zynq的UART外设进行EMIO分配?(已解答)
2013-11-2 10:46 0 2945
[FPGA] 关于FPGA的配置文件格式问题(已解答)
2013-11-2 10:44 0 888
[FPGA] system generator生成失败? (已解答)
2013-11-2 10:38 0 979
[FPGA] FPGA+SFP设计问题(已解答)
2013-11-2 10:36 0 1310
[FPGA] 新手提一个问题,关于综合后查看RTL原理图(已解答)
2013-11-2 10:32 0 1217
FIR滤波器的输出是输入延迟N个周期才输出吗? 如何得知啊?
2013-11-1 21:02 0 1438
[FPGA] XILINX 的SPARTAN6 使用从并配置,DONE不能拉高,求救!!! attach_img
2013-10-29 11:53 0 2933
[modelsim] 求助
2013-10-28 23:12 0 1112
[FPGA] AC97
2013-10-28 21:36 0 1092
[FPGA] 21EDA开发板FLASH的配套程序
2013-10-28 16:46 0 1320
fpga
2013-10-24 21:39 0 1027
请教一个使用PCIE核的问题
2013-10-23 15:28 0 1335
[FPGA] xilinx fir核仿真 attach_img
2013-10-22 23:14 0 1332
[verilog] Verilog 2001相关
2013-10-18 16:44 0 1341
有谁做过赛灵思k7的Slave Serial Configuration的配置模式么?
2013-10-17 13:54 0 1174
[FPGA] sopc时钟注册中断函数怎么有个警告:函数隐含定义 attach_img
2013-10-16 07:18 0 878
promgen.exe这个有谁有么
2013-10-15 17:26 0 1486
marvell 88SE92xx SATA 6Gb/s Host Controllers
2013-10-15 15:29 0 1709
[FPGA] 下载程序到EPCS64中报错问题求解
2013-10-13 16:44 0 1766
system Generator 的MCode模块可以使用复数计算吗?
2013-10-10 15:02 0 1080
[FPGA] 如何对各个子模块进行编译
2013-10-9 11:04 0 991
[verilog] please use verilog to implement the programmable _nT_pulse function
2013-10-9 09:51 0 1565
[FPGA] FPGA和FT245之间的传输速率是多少
2013-10-5 23:36 0 1474
用FPGA做数字滤波器
2013-9-25 21:11 0 1211
altera 器件库
2013-9-24 13:03 0 2278
HD video完全相容于ALTERA Cyclone 3 的开发环境
2013-9-24 10:37 0 1167
[FPGA] 高清Full HD FIFO DRAM的工作原理介绍
2013-9-24 10:35 0 1419
测试12
2013-9-23 23:43 0 1426
[FPGA] 技术资料
2013-9-23 12:46 0 1233
Xilinx与生态伙伴启动All Programmable抽象化计划
2013-9-21 19:21 0 1932
测试10
2013-9-21 19:16 0 1477
测试9
2013-9-20 19:55 0 810
测试8
2013-9-19 22:58 0 608
测试7
2013-9-19 22:57 0 758
测试6
2013-9-19 22:57 0 706
测试5
2013-9-18 21:16 0 694
视频: 【IPCE 2013】在Zynq平台运行SoftPLC方案
2013-9-18 21:08 0 1180
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则