收藏本版 |订阅

今日: 0|主题: 14396|帖子: 104929

[FPGA] 请教ALTERA的FPGA什么时候开始使用6输入LUT? 新人帖 attach_img
2016-10-26 11:10 0 1001
[FPGA] altera FPGA max10 内置的adc怎么用啊 ?!!?说明书没用啊 新人帖
2016-10-24 16:23 0 1807
请帮忙分析NIOS的串口DMA接收不正常原因
2016-10-20 11:14 0 978
[FPGA] 例说FPGA连载40:DDR控制器集成与读写测试之DDR2控制器IP配置 attach_img
2016-10-19 18:14 0 1185
[FPGA] 善用Vivado工程配置文件xpr快速工程创建 attach_img
2016-10-19 17:40 0 1387
[FPGA] 急求!9054进入不了BIOS 新人帖
2016-10-18 23:26 0 975
[Quartus] device family 新人帖 attach_img
2016-10-18 21:05 0 1056
modelsim新版本是多少?
2016-10-15 11:37 0 1684
[FPGA] 例说FPGA连39:DDR控制器集成与读写测试之FPGA片内RAM设置与.. attach_img
2016-10-14 17:46 0 1182
[FPGA] FPGA有什么好的进阶教程
2016-10-14 16:46 0 933
[FPGA] vivado中net的conflict和unrouted有什么不同?
2016-10-13 15:04 0 1544
[FPGA] 例说FPGA连载38:DDR控制器集成与读写测试之FPGA片内RAM概述 attach_img
2016-10-12 17:02 0 988
[FPGA] 使用FPGA时钟展频技术搞定RE测试 attach_img
2016-10-11 17:16 0 1173
[VHDL] VHDL generate语句 新人帖
2016-10-10 22:28 0 1190
例说FPGA37:DDR控制器集成读写测试之FPGA片内存储器概述 attach_img
2016-10-10 16:51 0 980
[FPGA] 例说FPGA连载36:DDR控制器集成与读写测试之功能概述 attach_img
2016-10-8 16:50 0 770
[FPGA] 求助~~~~~~~~~板子时钟调试出现问题
2016-10-8 13:58 0 776
[FPGA] SPartan 6 XC6SLX45 能不能做Display port V1.1?
2016-10-8 11:21 0 1181
[Quartus] 帮助不能正常使用 新人帖
2016-10-7 16:28 0 1276
[FPGA] 例说FPGA连载35:PLL例化配置与LED之闲置引脚设置 attach_img
2016-10-6 16:43 0 1095
[FPGA] FPGA输出32.768 时钟,硬件PCB是否需要做包地处理。
2016-9-30 08:26 0 917
[FPGA] spartan6 spi配置模式下的烧写失败 新人帖
2016-9-27 21:18 0 1551
[FPGA] LED-PWM调制 attach_img
2016-9-24 08:55 0 893
[FPGA] 例说FPGA连载34:PLL例化配置与LED之使用TCL Scripts进行引脚分配 attach_img
2016-9-23 09:11 0 846
[FPGA] NIOS II .S源文件语法请教
2016-9-22 21:08 0 1012
[FPGA] 关于差分输入串行数据处理后输出的问题 新人帖
2016-9-19 20:55 0 775
[FPGA] 关于FPGA在视频处理方面应用 新人帖
2016-9-19 20:15 0 719
[FPGA] 例说FPGA连载33:PLL例化配置与LED之使用Tcl Console进行引脚分配 attach_img
2016-9-17 17:36 0 913
锆石科技A4开发板到了,上贴庆祝一下
2016-9-16 19:14 0 1641
[FPGA] 例说FPGA连载32:PLL例化配置与LED之使用Pin Planner进行引脚分配 attach_img
2016-9-14 16:36 0 898
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部