收藏本版 |订阅

今日: 0|主题: 14376|帖子: 104892

[verilog] 急求智能小车上的电子罗盘MAG3110模块的程序代码
2013-8-12 09:59 0 2672
[FPGA] 大家有注意NI WEEK 2013 上XILINX ZYNQ的应用吗?
2013-8-11 18:55 0 1545
[FPGA] 数字示波器
2013-8-10 00:10 0 1981
[FPGA] 请教大家一个xilinx ise9.1 IP CORE 的问题 attach_img
2013-8-9 10:11 0 1349
小弟写的状态机,欢迎大神点评 attach_img
2013-8-7 17:31 0 1700
[FPGA] SVF/STAPL/JAM文件
2013-8-6 16:17 0 1897
[FPGA] 从零开始设计FPGA最小系统一:核心电路--FPGA入门视频教程
2013-8-6 10:28 0 1854
[FPGA] sdk 烧写spi flash问题
2013-8-5 18:45 0 1781
[FPGA] FFT IP核编译出错
2013-8-5 14:51 0 1688
[FPGA] 同样的代码例化出不同的运行结果
2013-8-4 00:40 0 1756
[FPGA] Xilinx Zynq-7000助Bosch Motorsport称冠赛车场
2013-8-3 09:49 0 1399
[FPGA] MCB如何使能FPGA端的OCT? attach_img
2013-8-2 20:59 0 2079
[FPGA] FPGA.Module.for.Lattice.v5.1 1CD
2013-8-1 15:28 0 1337
Virtex5里的LCD的例子
2013-8-1 09:16 0 1348
赛灵思System Generator时间参数深度剖析
2013-7-25 00:02 0 2222
浅析FPGA Editor如何提升设计效率
2013-7-25 00:00 0 1134
有关赛灵思基于ARM处理器处理架构的16个疑问
2013-7-24 23:59 0 2977
赛灵思ISE设计流程介绍
2013-7-24 23:55 0 1558
Verilog中的除法和求余运算
2013-7-24 23:12 0 4785
赛灵思Virtex-5推动超宽带通信和测距发展
2013-7-18 22:01 0 2114
利用赛灵思Spartan-3A FPGA搭建高等级视频监控系统
2013-7-18 22:01 0 1772
利用FPGA开发板进行ASIC原型开发的技巧
2013-7-18 21:59 0 4561
经验分享:如何选购FPGA 开发板
2013-7-18 21:59 0 1103
添加时序约束的技巧分析
2013-7-18 21:57 0 1501
基于赛灵思Spartan-3E的片上系统无线保密通信终端设计
2013-7-18 21:56 0 1725
FPGA个别引脚烧坏的情况
2013-7-16 19:05 0 1359
FPGA个别引脚烧坏的情况
2013-7-16 19:04 0 1635
Xillinx 的20nm All Programmable 器件开始投片
2013-7-13 13:31 0 1773
新手
2013-7-10 23:05 0 1804
如何利用赛灵思工具和技术优化FPGA功耗
2013-7-9 23:58 0 1188
基于赛灵思Spartan-3E FPGA的磁浮轴承控制系统研究
2013-7-9 23:56 0 2184
“工欲善其事,必先利其器”--全面认识MicroBlaze开发套件
2013-7-9 23:56 0 1474
基于FPGA雷达成像方位脉冲压缩系统的设计
2013-7-7 21:55 0 1553
请教各位关于广播显示器示波功能的设计
2013-6-27 09:38 0 1596
altera 各个系列FPGA/CPLD芯片
2013-6-26 23:10 0 1523
IP_core硬件核
2013-6-26 23:08 0 1225
altera FPGA开发板
2013-6-26 23:03 0 1326
求推荐一本教程 v5下的PPC的使用 ?
2013-6-25 23:15 0 917
kintex 7 下做ddr2使用ise_flow.bat无法生成工程!
2013-6-9 17:08 0 1503
MCB translate 不过?求解
2013-6-7 14:43 0 1591
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部