今日: 1|主题: 14245|帖子: 104469 收藏 (180)
视频: 如何使用赛灵思功耗估算器(XPE)
2013-9-17 20:59 0 985
视频: 如何使用Vivado综合工具里的编译单元
2013-9-17 20:58 0 930
视频: 在Vivado中如何分析器件资源统计表
2013-9-17 20:56 0 1246
[FPGA] 推荐一款DDR3芯片,16位的, 最好是2Gb的谢谢了
2013-9-15 17:47 0 1721
[FPGA] 多个信号驱动双向口
2013-9-14 23:24 0 1199
[FPGA] NANDFLASH读写中R/B#信号的变化
2013-9-11 15:57 0 1423
测试11
2013-9-10 18:10 0 826
测试9
2013-9-10 18:03 0 702
测试9
2013-9-9 23:58 0 923
测试7
2013-9-9 23:50 0 807
测试4
2013-9-9 19:11 0 688
FPGA可帮助搜索引擎降低功耗和碳排放
2013-9-8 23:44 0 1428
Altera提供经过全面验证的EtherCAT协议IP,前端许可免费
2013-9-8 23:40 0 1903
Altera演示Cavium OCTEON®多核处理器的Interlaken互联
2013-9-8 23:39 0 1941
测试5
2013-9-7 23:35 0 749
测试3
2013-9-7 23:25 0 845
测试2
2013-9-7 23:25 0 719
测试1
2013-9-7 23:24 0 764
测试0
2013-9-7 23:24 0 763
vivado 里从哪设置生成ip的语言
2013-9-7 23:23 0 2054
视频:如何在XILINX SDK中进行异构多核调试
2013-9-6 23:34 0 1452
视频: FPGA XILINX ISE 设计视频教学与Modlesim 6.5仿真
2013-9-6 23:33 0 1097
视频: 如何串联配置7系列FPGA
2013-9-6 23:32 0 969
视频: 嵌入式设计中的硬件/软件的交叉触发
2013-9-6 23:31 0 1174
视频:如何使用Vivado消息管理器
2013-9-6 23:30 0 1149
视频:XILINX 7系列 10G Base-KR背板解决方案
2013-9-6 23:27 0 963
FPGA设计与DSP设计相比,最大的不同在哪里?
2013-9-6 23:22 0 1052
FPGA工作原理
2013-9-6 23:21 0 981
VHDL与Verilog HDL的区别
2013-9-6 23:21 0 1208
Artix-7 FPGA AC701评估套件开始发售了
2013-9-2 23:02 0 1435
Xilinx 7系列串行收发器的RX抖动裕量分析演示
2013-9-2 22:57 0 1279
有偿求 开发
2013-8-29 22:58 0 1507
FFT测频
2013-8-29 21:24 0 1483
[FPGA] Cyclone III 程序下载失败怎么回事
2013-8-28 16:27 0 1627
v6设置clocking
2013-8-26 16:26 0 1424
设置clocking wizard
2013-8-26 16:23 0 1133
求Quartus12.1的PCI和谐码
2013-8-25 22:02 0 1369
[FPGA] FPGA板子焊接问题
2013-8-23 16:00 0 1470
quartus ii 11.0的toggle rate在哪里设置?
2013-8-22 10:56 0 2328
[FPGA] FPGA实现等效采样的时钟问题
2013-8-20 19:47 0 1345
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则