FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14396|帖子: 104929

1 ... 57 58 59 606162 63 64 65 ... 480 / 480 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


Ubuntu下安装synplify的问题 ubuntu Synplify ST azzzztec 2016-12-2 07:26 0 2120
[FPGA] 关于Altera FPGA下载及配置的几点问题 altera FPGA ic iamafighter 2016-12-2 01:18 0 1318
[verilog] FSM問題請教 TI Input npu syuan08 2016-12-1 17:49 0 1050
[FPGA] 例说FPGA连载54：NAND Flash实例之Avalon-ST总线 flash FPGA rousong1989 2016-12-1 17:11 0 998
请教一个 ALTERA NIOS 定制指令的问题 altera 指令 NIOS yxs888 2016-12-1 15:36 0 827
[verilog] 常用的RTL级建模 RTL 建模 zhangyuhua 2016-11-28 22:07 0 1433
[FPGA] 谁用过altera 的sdi ip 核吗 altera sd ip nuzzy 2016-11-25 10:46 0 1328
[verilog] 38译码器源代码分析译码器源代码 LED zhangyuhua 2016-11-24 21:37 0 1485
[FPGA] 下面的NCverilog tcl脚本内容求大神帮忙解释一下 tcl verilog 脚本 t851018986 2016-11-24 11:55 0 1541
[verilog] 三人表决器的设计实现 LED se AC zhangyuhua 2016-11-23 20:50 0 3302
[FPGA] 例说FPGA连载50：NAND Flash实例之功能概述 flash FPGA NAND rousong1989 2016-11-21 17:25 0 881
[FPGA] 降低PBGA失效的方法元件控制 shhhdz15 2016-11-21 10:24 0 734
[FPGA] 例说FPGA连载49：Qsys系统搭建与软件开发之板级调试 FPGA PGA 调试 rousong1989 2016-11-18 17:00 0 725
[FPGA] 这个警告怎么解决？ ST TI se 秋风晴 2016-11-18 15:50 0 1479
例说FPGA连载48：Qsys系统搭建与软件开发之软件工程运行调... FPGA PGA 软件 rousong1989 2016-11-17 16:52 0 758
[FPGA] assign 与always@()的区别和联系 RTL se AC zhangyuhua 2016-11-17 11:33* 0 1677
[FPGA] xilinx的 fifo FIFO XILINX 信号泽曦儿 2016-11-16 21:15 0 764
[FPGA] xps生成网表成功，但是不能生成比特流，也没有报错 ps anal analyzing 秋风晴 2016-11-16 15:59 0 808
[FPGA] 例说FPGA连载47：Qsys系统搭建与软件开发之导入软件工程 FPGA PGA 软件 rousong1989 2016-11-14 16:39 0 824
[FPGA] xilinx spartan6 mcb核疑问 spartan6 XILINX DDR valkyrie1107 2016-11-11 13:31 0 1016
黑金的显示屏问题显示屏 LCD CD xiaoxiaoshou 2016-11-11 10:35 0 625
[FPGA] 例说FPGA连载45：DDR控制器集成与读写测试之板级调试 FPGA 读写调试 rousong1989 2016-11-9 17:04 0 905
[FPGA] 例说FPGA连载44：DDR控制器集成与读写测试之Verilog代码解析 FPGA 读写集成 rousong1989 2016-11-8 17:43 0 1108
[FPGA] 30岁FPGA工程师的彷徨 FPGA PGA 工程师 feihufuture 2016-11-7 11:16 0 1011
[FPGA] 例说FPGA连载43：DDR控制器集成与读写测试之DDR2引脚电平设... FPGA 引脚读写 rousong1989 2016-11-3 17:53 0 932
[FPGA] 例说FPGA连载42：DDR控制器集成与读写测试之DDR2 IP核接口时序 FPGA ip核读写 rousong1989 2016-11-3 17:14 0 1012
[FPGA] ISE uart_baud_gen.v Gen UART se 281110040 2016-11-1 10:49 0 738
[CPLD] 关于ALTERA CPLD MAX3000A EPM3064ATC44-10的功耗 altera tc buqibushe 2016-10-31 20:59 0 1347
[FPGA] 这个找不到相关文档 altera LTE 内存 18971591125 2016-10-28 13:45 0 718
[FPGA] 例说FPGA连载41：DDR控制器集成与读写测试之DDR2 IP核接口描述 FPGA ip核接口 rousong1989 2016-10-27 16:12 0 1341

1 ... 57 58 59 606162 63 64 65 ... 480 / 480 页下一页

今日: 0|主题: 14396|帖子: 104929

快速发帖