FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14263|帖子: 104554 收藏 (180)

1 ... 56 57 58 596061 62 63 64 ... 89 / 89 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 如何在XST下使用synplif综合得到的网表文件？ ST MATLA Lab 21xng 2013-11-7 17:56 0 1377
modelsim modelsim ICE license 阳阳314 2013-11-6 13:11 0 1144
PCIE ip core 中断问题 PCIe ip bantaoti 2013-11-6 11:00 0 1380
DCM问题 DCM dc Synplify rejoicen 2013-11-5 22:47 0 1029
[FPGA] FPGA控制SDRAM 8寸LCD显示缓存交流 FPGA LCD显示 SDRAM huchl 2013-11-5 09:40 0 1737
[VHDL] 【求助】一个ppm编码器，老是仿真不对 PPM 仿真编码器 nm2012 2013-11-2 23:11 0 1821
[FPGA] zynq在NAND模式下的启动问题(已解答） NAND zynq AN 技术达人 2013-11-2 10:48 0 1394
[FPGA] 在SDK下如何对zynq的UART外设进行EMIO分配?(已解答） EMI sdk UART 技术达人 2013-11-2 10:46 0 3129
[FPGA] 关于FPGA的配置文件格式问题（已解答） FPGA PGA 技术达人 2013-11-2 10:44 0 1023
[FPGA] system generator生成失败？（已解答） generator System 技术达人 2013-11-2 10:38 0 1211
[FPGA] FPGA+SFP设计问题（已解答） FPGA PGA SFP 技术达人 2013-11-2 10:36 0 1474
[FPGA] 新手提一个问题，关于综合后查看RTL原理图（已解答） RTL 原理图技术达人 2013-11-2 10:32 0 1441
FIR滤波器的输出是输入延迟N个周期才输出吗？如何得知啊？ FIR fir滤波器滤波 lbqq2006013 2013-11-1 21:02 0 1697
[FPGA] XILINX 的SPARTAN6 使用从并配置，DONE不能拉高，求救！！！ XILINX spartan6 pi ngyg12 2013-10-29 11:53 0 3306
[modelsim] 求助 testbench 编写 TEST visionary 2013-10-28 23:12 0 1238
[FPGA] AC97 AC lm zhanglinlin0514 2013-10-28 21:36 0 1349
[FPGA] 21EDA开发板FLASH的配套程序 EDA flash 开发板 lilyzhong 2013-10-28 16:46 0 1596
fpga FPGA PGA 仿真 cuitian 2013-10-24 21:39 0 1124
请教一个使用PCIE核的问题 PCIe IPC IPCore zhwei614 2013-10-23 15:28 0 1499
[FPGA] xilinx fir核仿真 FIR XILINX 仿真 a200556220407 2013-10-22 23:14 0 1508
[verilog] Verilog 2001相关 verilog verilo Wire AnHongliang 2013-10-18 16:44 0 1467
有谁做过赛灵思k7的Slave Serial Configuration的配置模式么？ Serial slave 赛灵思 paraselene1 2013-10-17 13:54 0 1412
[FPGA] sopc时钟注册中断函数怎么有个警告：函数隐含定义时钟 sopc a2582006460 2013-10-16 07:18 0 1005
promgen.exe这个有谁有么 Gen ROM ge paraselene1 2013-10-15 17:26 0 1647
marvell 88SE92xx SATA 6Gb/s Host Controllers marvell GB os 千山万水js 2013-10-15 15:29 0 1895
[FPGA] 下载程序到EPCS64中报错问题求解 a2582006460 2013-10-13 16:44 0 1933
system Generator 的MCode模块可以使用复数计算吗？ code System generator pc972420125 2013-10-10 15:02 0 1255
[FPGA] 如何对各个子模块进行编译编译编写 xiaodaichuan 2013-10-9 11:04 0 1082
[verilog] please use verilog to implement the programmable _nT_pulse function function Programmable Pulse zhuxinyu2008 2013-10-9 09:51 0 1854
[FPGA] FPGA和FT245之间的传输速率是多少 FPGA PGA 传输速率 best603 2013-10-5 23:36 0 1692
用FPGA做数字滤波器 FPGA 数字滤波器频率范围 zgqzgq456 2013-9-25 21:11 0 1398
altera 器件库 altera 器件库 victor3l 2013-9-24 13:03 0 2464
HD video完全相容于ALTERA Cyclone 3 的开发环境 altera hd VIDEO vincentyeh 2013-9-24 10:37 0 1283
[FPGA] 高清Full HD FIFO DRAM的工作原理介绍 DRAM FIFO hd vincentyeh 2013-9-24 10:35 0 1581
测试12 测试 GoldSunMonkey 2013-9-23 23:43 0 1629
[FPGA] 技术资料 COM lbb631160503 2013-9-23 12:46 0 1326
Xilinx与生态伙伴启动All Programmable抽象化计划 Programmable XILINX 赛灵思 GoldSunMonkey 2013-9-21 19:21 0 2190
测试10 测试 GoldSunMonkey 2013-9-21 19:16 0 1666
测试9 测试 GoldSunMonkey 2013-9-20 19:55 0 857
测试8 测试 GoldSunMonkey 2013-9-19 22:58 0 670