今日: 2|主题: 14229|帖子: 104408 收藏 (179)
请问epm7128与7256兼容性问题
2012-10-26 11:20 0 1201
[CPLD] XilinxFPGA上电时序分析与设计 attachment
2012-10-23 23:29 0 1730
[CPLD] 使用Xilinx的Spartan_6FPGA作DDR芯片测试 attachment
2012-10-23 23:12 0 1305
[Quartus] 基于XilinxFPGAIPCORE的可调正弦信号发生器设计 attachment
2012-10-22 23:22 0 1406
[Quartus] XilinxFPGA抗辐射设计技术研究 attachment
2012-10-22 23:17 0 2026
[CPLD] 基于FPGA的图像中值滤波器设计 attachment
2012-10-21 23:59 0 1612
[Quartus] 图像的提升小波变换的FPGA实现 attachment
2012-10-21 23:54 0 1238
[Quartus] 基于FPGA的FSK调制与解调器设计 attachment
2012-10-21 23:51 0 1637
FPGA厂商与英特尔的工艺竞赛
2012-10-20 13:51 0 1724
28nm 7系列FPGA助力赛灵思挺进百亿市场
2012-10-20 13:50 0 1385
赛灵思推出ARM汽车级平台,加速汽车驾驶员辅助系统部署 attach_img
2012-10-19 15:20 0 2048
[CPLD] 关于FIFO的IP核的使用
2012-10-18 22:07 0 2291
[verilog] Zynq-7000 SoC平台能够给驾驶员辅助系统开发人员带来更多优势
2012-10-18 21:21 0 1728
赛灵思推出基于ARM®处理器的汽车级平台
2012-10-18 21:18 0 1407
candence文档查阅方式
2012-10-18 21:15 0 1305
VerilogHDL仿真中的宏定义方式
2012-10-18 21:12 0 1539
如何在shell脚本中调用Matlab
2012-10-18 21:12 0 1372
[matlab] EDK学习总结--XGPIO2
2012-10-18 21:08 0 1493
[matlab] EDK学习总结---XGPIO 1
2012-10-18 21:08 0 1726
赛灵思加速驾驶员辅助系统开发(ZT)
2012-10-18 14:07 0 1463
[verilog] 看到了一个Zynq基本系统
2012-10-17 21:00 0 2316
关于NETFPGA-10G敬告国内朋友
2012-10-17 20:56 0 2400
Verilog讨论组精彩内容摘录
2012-10-17 12:58 0 1336
FPGA设计经验教训杂谈
2012-10-17 12:54 0 1438
VHDL程序设计的基础知识
2012-10-16 20:50 0 1955
串口数据解析出错问题分析
2012-10-16 20:46 0 1926
常用CPLD/FPGA 标识的含义
2012-10-15 18:03 0 1558
用C/C++语言开发大规模FPGA
2012-10-15 18:01 0 2585
FPGA 简介
2012-10-15 17:58 0 1530
FPGA Prototyping ByVerilog Examples
2012-10-15 15:22 0 1494
Verilog HDL 学习要点总结(一)
2012-10-14 20:39 0 1934
FPGA开发要注意的十大要点
2012-10-14 18:33 0 1491
Xilinx ISE所涉及的一些命令以及Command Line的使用
2012-10-14 18:24 0 2007
如何成长为合格的FPGA开发者
2012-10-14 18:24 0 1285
Xilinx FPGA平台5大开放课程正式发布
2012-10-13 19:13 0 1713
FPGA设计和模块化的建议——读书笔记(二)
2012-10-13 19:11 0 1636
深入浅出FPGA-2-让source insight 支持verilog HDL
2012-10-13 18:41 0 1335
FPGA扇入扇出
2012-10-13 18:36 0 1978
modelsim脚本使用心得
2012-10-12 13:11 0 1479
Vitex5的约束
2012-10-11 22:30 0 2034
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则