今日: 3|主题: 14228|帖子: 104404 收藏 (179)
基于FPGA的分数间隔预测判决反馈均衡器的设计与实现 attachment
2012-8-27 13:49 0 1201
基于FPGA的雷达天线轴角编码器设计与实现 attachment
2012-8-24 17:09 0 1464
基于FPGA的高速数据采集系统的电路设计 attachment
2012-8-24 17:07 0 1275
.vhd与.vhdl的区别
2012-8-24 11:59 0 1781
[Quartus] 求助 spartan6 lx9csg324 + n25p启动问题
2012-8-24 11:13 0 1592
有没有串行速率为5Gbps左右的serdes?
2012-8-23 13:01 0 1977
基于FPGA和TFT彩屏液晶的便携示波器设计.pdf attachment
2012-8-22 16:12 0 1669
基于FPGA的指纹识别系统的设计与实现 attachment
2012-8-22 16:12 0 1163
基于FPGA技术的短波数字接收模块的实现 attachment
2012-8-22 15:05 0 1395
基于DSP和FPGA的光伏并网控制器设计与实现.pdf attachment
2012-8-21 15:02 0 1330
采用DSP和FPGA直驱阀用音圈电机驱动控制系统.pdf attachment
2012-8-21 15:01 0 1692
verylog怎么实现延时等待
2012-8-21 11:28 0 1495
资料:FPGA图像采集 attachment
2012-8-21 11:07 0 1535
反电动势控制BLDC 精华讲解! attachment
2012-8-18 21:13 0 3151
[CPLD] 基于FPGA+ DSP的实时图像处理系统设计与实现
2012-8-17 21:06 0 1852
FPGA项目外包
2012-8-17 11:07 0 1996
星航宇通国际贸易有限公司
2012-8-14 11:40 0 1468
[CPLD] 求助。。。谁知道xilkernel里执行一条代码的时间?
2012-8-13 17:18 0 1866
关于调用ipcore乘法器求助
2012-8-13 14:18 0 1852
赛灵思CTO:摩尔定律的精髓在于创造新价值(ZT)
2012-8-8 14:28 0 2025
求助。这个电容太奇怪了 attach_img
2012-8-7 10:56 0 1236
FPGA/ASIC设计工作者的未来方向
2012-8-4 23:57 0 1943
verylog中的parameter使用
2012-8-1 11:28 0 1833
新手求教Serdes的Deterministic Latency模式 pattern信号与0xBC对不齐
2012-7-30 17:07 0 1530
FLEX10K配置问题 attach_img
2012-7-30 15:27 0 2049
[CPLD] Virtex-6 FPGA 相关积累
2012-7-26 19:16 0 1700
有谁参加明天广州X-Fest 2012技术研讨会
2012-7-25 11:00 0 1469
FPGA控制单元谈谈
2012-7-20 16:18 0 1687
需要一个类似数字光端机的信号传输方案
2012-7-20 10:45 0 1711
[CPLD] 使用Xilinx的Spartan-6 FPGA作DDR芯片测试
2012-7-17 18:47 0 1889
用verilog来模拟eeprom的读写功能
2012-7-16 15:43 0 1834
[CPLD] 新手上路,请多关照
2012-7-12 17:57 0 1725
[CPLD] 新手上路,请多关照
2012-7-12 17:57 0 1573
[CPLD] 利用FPGA实现异步FIFO设计
2012-7-9 12:50 0 2043
FIR数字滤波器分布式算法的原理及FPGA实现
2012-7-9 12:47 0 1507
Xilinx 的 FIR 核 .coe文件的载入
2012-7-9 12:45 0 2477
Xilinx FPGA嵌入式开发
2012-7-5 19:22 0 1666
能否用FPGA/CPLD输出SPWM波?
2012-7-5 09:14 0 1732
FPGA中memory的应用技巧——多通道共享缓存
2012-7-4 22:12 0 2318
约束文件的编写 attachment
2012-7-4 22:06 0 1258
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则