收藏本版 |订阅

今日: 0|主题: 14376|帖子: 104892

FPGA设计和模块化的建议——读书笔记(二)
2012-10-13 19:11 0 1978
深入浅出FPGA-2-让source insight 支持verilog HDL
2012-10-13 18:41 0 1502
FPGA扇入扇出
2012-10-13 18:36 0 2392
modelsim脚本使用心得
2012-10-12 13:11 0 1707
Vitex5的约束
2012-10-11 22:30 0 2294
μC/OS-II在Microblaze上的移植与使用专题(续3)
2012-10-11 22:28 0 1807
μC/OS-II在Microblaze上的移植与使用专题(续2
2012-10-11 22:26 0 2003
μC/OS-II在Microblaze上的移植与使用专题(续1)
2012-10-11 22:25 0 2171
吉林大学- Xilinx FPGA创新实验室及教育部ElTP认证基地揭牌仪式
2012-10-11 22:14 0 1548
SCFIFO与DCFIFO功能块的原理与使用方法
2012-10-11 21:57 0 2180
如何理解函数指针的调用
2012-10-11 17:34 0 1641
Xilinx ISE软件使用心得(持续更新中...)
2012-10-10 18:31 0 2564
Xilinx ISE将在13.1版本中支持Win7 64位操作系统
2012-10-10 18:30 0 3349
基于FPGA的SHA256算法的实现-并行输入
2012-10-10 18:29 0 2516
向warning和error要答案,提高编写可综合代码的水平
2012-10-10 18:20 0 1861
ISE tips
2012-10-10 17:55 0 2656
赛灵思机器人手臂辅助外科手术应用获大奖
2012-10-10 09:55 0 2007
Xilinx展示电信级All Programmable FPGA和SoC以太网解决方案
2012-10-10 09:53 0 1913
Xilinx和OmniTek开启广播设备市场All Programmable SoC时代
2012-10-10 09:50 0 2342
利用 Xilinx 7 系列 FPGA 可满足严格的功耗预算要求
2012-10-9 22:11 0 1494
ISE:关于related logic和unrelated logic的问题
2012-10-9 21:57 0 1549
FPGA/PLD 中毛刺问题
2012-10-9 21:52 0 1690
在verilog设计中实例化VHDL单元
2012-10-9 21:50 0 1817
FPGA最小系统调试记录
2012-10-9 21:48 0 1745
ISE文件类型说明
2012-10-9 21:46 0 1451
Verilog实现serial到serial数据转换
2012-10-8 22:18 0 1812
Verilog实现parallel到parallel数据的转换
2012-10-8 22:18 0 1845
FIFO深度计算讨论
2012-10-8 22:17 0 1996
Huffman解码
2012-10-8 22:16 0 2368
verilog任意整数分频的代码
2012-10-8 22:13 0 1583
MPEG中的信掩比
2012-10-8 22:11 0 2017
Verilog中计数器的正确写法和错误写法
2012-10-8 22:06 0 2933
Verilog语言实现流水线设计全加器
2012-10-8 22:05 0 2038
vector的part bit seclect用法
2012-10-8 22:03 0 1774
Verilog中的浮点数运算
2012-10-8 22:02 0 2520
Verilog语言中如何将memory型变量转换为vector型变量
2012-10-8 22:00 0 1713
Verilog语言中几种不同的触发器描述方式
2012-10-8 21:58 0 1503
确保Virtex-5 DDR2 存储器接口的信号完整性 attachment
2012-10-7 19:46 0 1562
赛灵思Spartan®-6 FPGA 工业以太网套件介绍
2012-10-7 19:41 0 1835
有关tc9012的问题
2012-10-7 11:27 0 1668
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部