今日: 9|主题: 14075|帖子: 103996 收藏 (178)
[Quartus] 赛灵思在CES发布基于Spartan-6 FPGA的最新消费
2012-1-9 22:18 0 1017
基于FPGA的微型数字存储系统设计
2012-1-9 22:11 0 911
能用MCU在板自动配置MAXII的芯片代码吗?
2012-1-9 11:28 0 886
基于FPGA的多时钟片上网络设计
2012-1-8 16:41 0 982
FPGA电路动态老化技术研究
2012-1-8 16:40 0 926
基于赛灵思FPGA的高速图像采集系统中的应用设计 agree
2012-1-8 16:31 0 891
语句请教
2012-1-5 23:03 0 766
modelsim如何查看仿真所用时间?
2012-1-4 16:44 0 1593
哪位朋友可以谈谈赛灵思的ZYNQ系列产品!?
2011-12-31 10:10 0 1093
论坛里有人有altera版红色飓风4代的原理图,能发我一份吗?
2011-12-29 17:22 0 1504
新人请教关于T触发器的问题~~~
2011-12-26 13:12 0 1022
[modelsim] Virtex-6 FPGA
2011-12-23 22:53 0 1282
请推荐FPGA的书籍
2011-12-22 15:59 0 998
altera中文论坛上线啦!!
2011-12-22 10:37 0 900
altera中文论坛上线啦!!
2011-12-22 10:36 0 971
请问买FPGA开发板需要有外接并行的flash吗?
2011-12-16 09:41 0 1164
基于赛灵思Spartan-3 FPGA的面阵CCD驱动电路设计
2011-12-13 13:39 0 1410
FPGA与Firmware
2011-12-12 16:41 0 1168
lattice公司的ispLSI1048C-70LQ开发程序问题
2011-12-8 12:10 0 1112
编译错误求教
2011-12-7 19:14 0 1029
大虾们:下面是verilog语言,请问是什么意思?
2011-12-7 16:42 0 1097
【求助】Ignored vector source file node
2011-12-5 21:35 0 2241
关于Quartus II中如何自定义库
2011-12-3 22:26 0 2722
求助,关于modelsim 的**
2011-11-27 19:24 0 1305
CCD图像传感器
2011-11-22 17:46 0 1061
急求 设计一个奇偶较检电路 谢谢!!!!
2011-11-20 16:34 0 1429
cpld输出频率可变的方波问题
2011-11-14 10:12 0 1495
大家如何看待Virtex-7 2000T 最大容量?!
2011-11-10 10:18 0 1095
[VHDL] 基于赛灵思virtex-5的实时峰均比抑制算法 attachment
2011-11-10 07:11 0 1068
[VHDL] 基于赛灵思Virtex-5的并行相关实时时差估计器设计与实现
2011-11-10 07:09 0 1158
基于赛灵思FPGA的高速图像采集系统中的应用设计
2011-11-10 07:08 0 843
[verilog] 通过赛灵思Virtex-7 产品系列以及高级综合实现TeraFLOP 性能
2011-11-9 20:19 0 1148
可重配置系统使用大型FPGA计算域
2011-11-9 07:28 0 851
为软件工 程师揭开FPGA的神秘面纱
2011-11-9 07:27 0 1004
基于赛灵思FPGA软核的高速数据采集系统设计
2011-11-9 07:26 0 1260
基于赛灵思Microblaze软核FSL总线的门光子计数器设计与实现
2011-11-9 07:25 0 886
FPGA应用高潮到来,赛灵思加速中国智造
2011-11-8 20:02 0 1070
[Quartus] 利用赛灵思FPGA 轻松应对内窥镜系统架构挑战
2011-11-8 19:57 0 998
关于例化引用问题,求助
2011-11-8 15:19 0 819
[Quartus] 赛灵思Virtex-6/Spartan-6 FPGA DSP平台介绍 attachment
2011-11-8 13:28 0 1125
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则