今日: 0|主题: 14187|帖子: 104200 收藏 (179)
HDB3 verilog
2012-5-24 10:48 0 1436
quartus ii 11 IP核问题 attach_img
2012-5-19 16:59 0 1347
调节多核处理器硬件适应软件设计方法 attachment
2012-5-17 21:11 0 1038
[CPLD] Xilinx低成本显示解决方案 attachment
2012-5-16 20:41 0 1299
[CPLD] 采用Spartan-3 FPGA来实现DSP算法 attachment
2012-5-16 20:34 0 1154
关于利用JTAG测试技术测试电路板的故障的简单介绍
2012-5-16 14:51 0 1919
做过声音压缩的留个方式,或者站内短信联系一下。
2012-5-16 09:00 0 1132
全程跟踪缺陷,改进嵌入式软件设计 attachment
2012-5-15 20:49 0 1147
赛灵思发布嵌入式FPGA程序员双认证项目
2012-5-12 13:44 0 1322
求FPGA关于图像处理方面的资料,谢谢
2012-5-11 07:01 0 1110
时序仿真正确而功能仿真不对是为什么
2012-5-10 13:06 0 1215
[matlab] ISE14.1
2012-5-10 09:01 0 2384
门级仿真timing model的问题
2012-5-9 09:26 0 1720
基于DSP+CPLD的有源电力滤波器控制系统的设计 attachment
2012-5-7 21:20 0 1264
ModelSim进行功能仿真出现的这个错误是为什么
2012-5-7 10:04 0 1737
求助:关于reg型数据的赋值问题
2012-5-4 15:36 0 1440
驱动地址映射ioremap问题
2012-5-3 20:34 0 1445
很简单的问题,但困扰我很久了,请大虾帮忙
2012-4-28 19:21 0 821
很简单的问题,但困扰我很久了,请大虾帮忙
2012-4-28 19:21 0 899
公司采购FPGA窄边屏拼接方案
2012-4-27 14:17 0 1096
赛灵思Vivado 开启“ALL Programmable”新征程(转)
2012-4-27 10:59 0 1710
Quartus ii 中RTL Viewer下的Selector的功能? attach_img
2012-4-26 13:54 0 2275
Quartus ii 的 Netlist Viewers,如何看大图更加方便? attach_img
2012-4-26 13:41 0 2004
多目标信号间高精度高可靠性延时的设计与实现
2012-4-25 17:43 0 1118
对数字量的控制与管理
2012-4-25 17:42 0 1376
GX系列FPGA开发方案
2012-4-25 17:42 0 1367
FPGA的可编程嵌入式信号处理背板的调试
2012-4-25 17:41 0 1299
请问下modelsim参数化显示状态机状态的问题 attach_img
2012-4-24 20:48 0 1371
嵌入式系统中网络传输
2012-4-23 15:24 0 1177
新手求教xilinx ISE10.1编译问题
2012-4-17 14:41 0 1193
可编程芯片让硬件即时升级
2012-4-17 14:34 0 1138
请问压控振荡器v810me06的引脚怎么使用?
2012-4-16 15:57 0 1023
modesim 连调的问题
2012-4-14 14:53 0 1341
Intel联合Xilinx投资EDA初创公司Oasys
2012-4-12 10:52 0 1323
哪位朋友可以讲讲汽车电子的道路识别系统方案?
2012-4-5 10:50 0 1123
SDRAM 问题求助
2012-4-3 00:22 0 1039
quartusII 10.1 license
2012-3-31 17:00 0 1291
[matlab] DSP调试的一些实际经验(转贴)
2012-3-28 21:52 0 1504
Verilog小数定标问题
2012-3-26 10:10 0 1116
哪位朋友有在广电监控产品应用?
2012-3-23 12:21 0 857
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则