今日: 2|主题: 14233|帖子: 104440 收藏 (180)
modelsim脚本使用心得
2012-10-12 13:11 0 1518
Vitex5的约束
2012-10-11 22:30 0 2065
μC/OS-II在Microblaze上的移植与使用专题(续3)
2012-10-11 22:28 0 1567
μC/OS-II在Microblaze上的移植与使用专题(续2
2012-10-11 22:26 0 1773
μC/OS-II在Microblaze上的移植与使用专题(续1)
2012-10-11 22:25 0 1969
吉林大学- Xilinx FPGA创新实验室及教育部ElTP认证基地揭牌仪式
2012-10-11 22:14 0 1386
SCFIFO与DCFIFO功能块的原理与使用方法
2012-10-11 21:57 0 1986
如何理解函数指针的调用
2012-10-11 17:34 0 1478
Xilinx ISE软件使用心得(持续更新中...)
2012-10-10 18:31 0 2282
Xilinx ISE将在13.1版本中支持Win7 64位操作系统
2012-10-10 18:30 0 3147
基于FPGA的SHA256算法的实现-并行输入
2012-10-10 18:29 0 2253
向warning和error要答案,提高编写可综合代码的水平
2012-10-10 18:20 0 1537
ISE tips
2012-10-10 17:55 0 2396
赛灵思机器人手臂辅助外科手术应用获大奖
2012-10-10 09:55 0 1767
Xilinx展示电信级All Programmable FPGA和SoC以太网解决方案
2012-10-10 09:53 0 1631
Xilinx和OmniTek开启广播设备市场All Programmable SoC时代
2012-10-10 09:50 0 1887
利用 Xilinx 7 系列 FPGA 可满足严格的功耗预算要求
2012-10-9 22:11 0 1325
ISE:关于related logic和unrelated logic的问题
2012-10-9 21:57 0 1302
FPGA/PLD 中毛刺问题
2012-10-9 21:52 0 1431
在verilog设计中实例化VHDL单元
2012-10-9 21:50 0 1607
FPGA最小系统调试记录
2012-10-9 21:48 0 1378
ISE文件类型说明
2012-10-9 21:46 0 1166
Verilog实现serial到serial数据转换
2012-10-8 22:18 0 1669
Verilog实现parallel到parallel数据的转换
2012-10-8 22:18 0 1562
FIFO深度计算讨论
2012-10-8 22:17 0 1685
Huffman解码
2012-10-8 22:16 0 2042
verilog任意整数分频的代码
2012-10-8 22:13 0 1485
MPEG中的信掩比
2012-10-8 22:11 0 1740
Verilog中计数器的正确写法和错误写法
2012-10-8 22:06 0 2550
Verilog语言实现流水线设计全加器
2012-10-8 22:05 0 1847
vector的part bit seclect用法
2012-10-8 22:03 0 1572
Verilog中的浮点数运算
2012-10-8 22:02 0 2241
Verilog语言中如何将memory型变量转换为vector型变量
2012-10-8 22:00 0 1463
Verilog语言中几种不同的触发器描述方式
2012-10-8 21:58 0 1354
确保Virtex-5 DDR2 存储器接口的信号完整性 attachment
2012-10-7 19:46 0 1378
赛灵思Spartan®-6 FPGA 工业以太网套件介绍
2012-10-7 19:41 0 1559
有关tc9012的问题
2012-10-7 11:27 0 1432
CY68013 slavefifo
2012-10-6 17:06 0 2151
如何选择合适的FPGA千兆位收发器?
2012-10-6 16:48 0 1301
赛灵思帮助广播商应对什么样的具体行业趋势,如何应对?
2012-10-5 21:21 0 1335
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则