今日: 3|主题: 14224|帖子: 104391 收藏 (179)
lattice公司的ispLSI1048C-70LQ开发程序问题
2011-12-8 12:10 0 2219
编译错误求教
2011-12-7 19:14 0 1612
大虾们:下面是verilog语言,请问是什么意思?
2011-12-7 16:42 0 2100
【求助】Ignored vector source file node
2011-12-5 21:35 0 3365
关于Quartus II中如何自定义库
2011-12-3 22:26 0 3794
求助,关于modelsim 的**
2011-11-27 19:24 0 2309
CCD图像传感器
2011-11-22 17:46 0 2050
急求 设计一个奇偶较检电路 谢谢!!!!
2011-11-20 16:34 0 2387
cpld输出频率可变的方波问题
2011-11-14 10:12 0 2324
大家如何看待Virtex-7 2000T 最大容量?!
2011-11-10 10:18 0 1630
[VHDL] 基于赛灵思virtex-5的实时峰均比抑制算法 attachment
2011-11-10 07:11 0 1952
[VHDL] 基于赛灵思Virtex-5的并行相关实时时差估计器设计与实现
2011-11-10 07:09 0 1935
基于赛灵思FPGA的高速图像采集系统中的应用设计
2011-11-10 07:08 0 1627
[verilog] 通过赛灵思Virtex-7 产品系列以及高级综合实现TeraFLOP 性能
2011-11-9 20:19 0 2004
可重配置系统使用大型FPGA计算域
2011-11-9 07:28 0 1600
为软件工 程师揭开FPGA的神秘面纱
2011-11-9 07:27 0 1608
基于赛灵思FPGA软核的高速数据采集系统设计
2011-11-9 07:26 0 2259
基于赛灵思Microblaze软核FSL总线的门光子计数器设计与实现
2011-11-9 07:25 0 1862
FPGA应用高潮到来,赛灵思加速中国智造
2011-11-8 20:02 0 2074
[Quartus] 利用赛灵思FPGA 轻松应对内窥镜系统架构挑战
2011-11-8 19:57 0 2046
关于例化引用问题,求助
2011-11-8 15:19 0 1499
[Quartus] 赛灵思Virtex-6/Spartan-6 FPGA DSP平台介绍 attachment
2011-11-8 13:28 0 1833
[Quartus] 基于赛灵思Spartan-6 的智能驱动控制系统可扩展设计方案
2011-11-8 13:26 0 2147
[Quartus] 赛灵思Spartan-6 LX9 MicroBoard 开发板启动指南 attachment
2011-11-8 13:24 0 1810
[Quartus] Micro/sys采用赛灵思Spartan-6 FPGA
2011-11-8 13:13 0 1953
找人做FPGA代码的升级- 好报酬
2011-11-5 10:59 0 2116
一个CPLD引脚可以带几个门?
2011-11-3 12:14 0 1593
使能时钟
2011-10-31 13:34 0 2049
xilkernel 操作系统
2011-10-31 10:16 0 2341
nios使用的问题
2011-10-26 13:34 0 1470
求LWIP的一些参考代码
2011-10-24 15:46 0 2016
求助!CPLD接线方法
2011-10-22 20:46 0 1900
2.5D FPGA 你了解有多少呀?
2011-10-21 10:03 0 1435
求nios11.0还用教程
2011-10-20 22:01 0 1711
nios系统调试时 verily failed的问题,请大家帮忙
2011-10-18 17:05 0 2665
求助 关于fifowraddr'high
2011-10-18 08:52 0 1670
八位流水线乘法器
2011-10-17 11:13 0 1870
声卡时钟要不要接缓冲(74ls244)?
2011-10-16 12:33 0 3030
最便宜的FPGA开发板 xilinx xc3s400
2011-10-14 11:14 0 2735
谈谈VHDL书籍,发点牢骚
2011-10-13 15:13 0 2009
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则