今日: 0|主题: 14196|帖子: 104265 收藏 (179)
请教:spartan 3e的DCM_SP的时序约束
2012-1-14 21:03 0 2073
首本基于FPGA的SoC设计原型方法手册面世
2012-1-13 07:14 0 1417
proxy setup是什么啊?
2012-1-12 09:34 0 2161
[VHDL] Xilinx VirtexTM-5系列PCB设计实例
2012-1-12 07:15 0 1571
采用FPGA实现视频应用中的OSD设计
2012-1-10 07:38 0 1289
FPGA 是实现绿色搜索技术的关键
2012-1-10 07:36 0 1244
[Quartus] 赛灵思在CES发布基于Spartan-6 FPGA的最新消费
2012-1-9 22:18 0 1362
基于FPGA的微型数字存储系统设计
2012-1-9 22:11 0 1227
能用MCU在板自动配置MAXII的芯片代码吗?
2012-1-9 11:28 0 1280
基于FPGA的多时钟片上网络设计
2012-1-8 16:41 0 1238
FPGA电路动态老化技术研究
2012-1-8 16:40 0 1355
基于赛灵思FPGA的高速图像采集系统中的应用设计 agree
2012-1-8 16:31 0 1388
语句请教
2012-1-5 23:03 0 1161
modelsim如何查看仿真所用时间?
2012-1-4 16:44 0 2240
哪位朋友可以谈谈赛灵思的ZYNQ系列产品!?
2011-12-31 10:10 0 1536
论坛里有人有altera版红色飓风4代的原理图,能发我一份吗?
2011-12-29 17:22 0 1989
新人请教关于T触发器的问题~~~
2011-12-26 13:12 0 1591
[modelsim] Virtex-6 FPGA
2011-12-23 22:53 0 1533
请推荐FPGA的书籍
2011-12-22 15:59 0 1661
altera中文论坛上线啦!!
2011-12-22 10:37 0 1444
altera中文论坛上线啦!!
2011-12-22 10:36 0 1396
请问买FPGA开发板需要有外接并行的flash吗?
2011-12-16 09:41 0 1604
基于赛灵思Spartan-3 FPGA的面阵CCD驱动电路设计
2011-12-13 13:39 0 1868
FPGA与Firmware
2011-12-12 16:41 0 1713
lattice公司的ispLSI1048C-70LQ开发程序问题
2011-12-8 12:10 0 1817
编译错误求教
2011-12-7 19:14 0 1384
大虾们:下面是verilog语言,请问是什么意思?
2011-12-7 16:42 0 1706
【求助】Ignored vector source file node
2011-12-5 21:35 0 2962
关于Quartus II中如何自定义库
2011-12-3 22:26 0 3452
求助,关于modelsim 的**
2011-11-27 19:24 0 1850
CCD图像传感器
2011-11-22 17:46 0 1705
急求 设计一个奇偶较检电路 谢谢!!!!
2011-11-20 16:34 0 2059
cpld输出频率可变的方波问题
2011-11-14 10:12 0 2059
大家如何看待Virtex-7 2000T 最大容量?!
2011-11-10 10:18 0 1366
[VHDL] 基于赛灵思virtex-5的实时峰均比抑制算法 attachment
2011-11-10 07:11 0 1592
[VHDL] 基于赛灵思Virtex-5的并行相关实时时差估计器设计与实现
2011-11-10 07:09 0 1614
基于赛灵思FPGA的高速图像采集系统中的应用设计
2011-11-10 07:08 0 1299
[verilog] 通过赛灵思Virtex-7 产品系列以及高级综合实现TeraFLOP 性能
2011-11-9 20:19 0 1608
可重配置系统使用大型FPGA计算域
2011-11-9 07:28 0 1280
为软件工 程师揭开FPGA的神秘面纱
2011-11-9 07:27 0 1406
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则