收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104827

lattice的cpld型号买错了,求转手
2012-5-15 10:14 3 2315
[VHDL] JTAG检测不到PROM器件
2012-5-15 10:10 2 2391
安装ISE13.4出现idata.bin错误
2012-5-14 22:09 1 2863
FPGA 是实现绿色搜索技术的关键
2012-5-14 16:12 8 2046
ISE 设计套件 11.1 问答
2012-5-14 16:11 6 2403
全电子业学习联发科模式,FPGA厂商是IN还是OUT?
2012-5-14 15:52 6 2714
一个电子工程师的经验之谈 attachment
2012-5-14 13:26 18 2844
[modelsim] 求助:关于Input/Output Delay Element (IODELAYE1)的使用 attach_img
2012-5-14 13:21 4 6978
[CPLD] Spartan-3 paint画图实例 attachment
2012-5-14 13:18 9 4328
FPGA基础性知识介绍 attachment
2012-5-14 11:29 12 2651
新手关于nios的问题求助
2012-5-14 10:43 1 2211
专用设计套件全面优化FPGA性能
2012-5-13 17:08 2 1924
赛灵思:降低电子设计成本 主推目标设计平台
2012-5-13 13:23 2 1922
求教一个简单的VHDL 问题
2012-5-12 17:22 5 2412
xc6slx9TQG144 DDR SDRAM 求助 attach_img
2012-5-12 16:48 3 3212
[CPLD] 用Spartan-3e Starter Kit Board实现LED花样流水灯
2012-5-12 16:25 1 2805
专业编码器,满足高性能低功耗音频广播应用需求
2012-5-12 16:19 2 1974
赛灵思发布嵌入式FPGA程序员双认证项目
2012-5-12 13:44 0 1961
新手学习FPGA,仿真后该做什么?
2012-5-12 12:43 14 3211
基于FPGA的高速AES实现 attachment
2012-5-11 15:32 11 2838
[Quartus] 赛灵思Virtex-6和Spartan-6 FPGA系列
2012-5-11 15:30 2 2743
LVDS收发问题请教
2012-5-11 14:08 6 3389
推动“可编程技术势在必行”之趋势
2012-5-11 13:27 5 2067
Avalon 时钟是总有还是读写的时候才有呀?
2012-5-11 11:46 3 2068
FPGA实现高速ADC控制的问题
2012-5-11 11:37 5 3014
求FPGA关于图像处理方面的资料,谢谢
2012-5-11 07:01 0 1537
基于FPGA的三相PWM发生器 attachment
2012-5-10 21:13 8 2923
可编程技术势在必行
2012-5-10 21:11 1 2030
[Quartus] 赛灵思推出Spartan-6 FPGA系列
2012-5-10 20:48 1 1987
ISE 设计套件 11.1 问答2
2012-5-10 20:43 1 2273
[verilog] 赛灵思增强型实时视频引擎 加速新一代视频处理设备的投产
2012-5-10 16:23 2 2122
基于FPGA平台的工业电机最大效率实现
2012-5-10 16:12 4 2261
时序仿真正确而功能仿真不对是为什么
2012-5-10 13:06 0 1642
xilinx fpga多余IO的处理
2012-5-10 10:00 12 4879
[matlab] ISE14.1
2012-5-10 09:01 0 2920
[请教]DRC检查报错的问题
2012-5-10 08:39 9 2748
基于Xilinx FPGA的千兆以太网及E1信号的光纤传输
2012-5-9 22:09 1 2134
SOPC技术流行了没?是否取代FPGA+DSP 结构
2012-5-9 17:46 1 2130
用快时钟边沿触发的状态机,检测另一个边沿触发的慢信号
2012-5-9 17:16 6 3308
【FPGA设计实例】基于FPGA的图形液晶显示面板应用 attach_img
2012-5-9 16:22 6 2523
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部