收藏本版 |订阅

今日: 0|主题: 14373|帖子: 104883

[verilog] 赛灵思增强型实时视频引擎 加速新一代视频处理设备的投产
2012-5-10 16:23 2 2126
基于FPGA平台的工业电机最大效率实现
2012-5-10 16:12 4 2290
时序仿真正确而功能仿真不对是为什么
2012-5-10 13:06 0 1647
xilinx fpga多余IO的处理
2012-5-10 10:00 12 4912
[matlab] ISE14.1
2012-5-10 09:01 0 2924
[请教]DRC检查报错的问题
2012-5-10 08:39 9 2818
基于Xilinx FPGA的千兆以太网及E1信号的光纤传输
2012-5-9 22:09 1 2145
SOPC技术流行了没?是否取代FPGA+DSP 结构
2012-5-9 17:46 1 2153
用快时钟边沿触发的状态机,检测另一个边沿触发的慢信号
2012-5-9 17:16 6 3332
【FPGA设计实例】基于FPGA的图形液晶显示面板应用 attach_img
2012-5-9 16:22 6 2568
FPGA芯片价格
2012-5-9 15:52 9 4993
[matlab] 使用赛灵思FPGA实现位与周期准确的浮点DSP算法
2012-5-9 14:09 14 3101
[CPLD] 求助,SPARTAN 3E+AT45DB041D启动问题
2012-5-9 13:19 7 2672
门级仿真timing model的问题
2012-5-9 09:26 0 2642
请教几个PCI Express和DMA的问题。求高手赐教。
2012-5-8 19:51 11 3662
投票 大家对赛灵思的新产品Vivado了解吗?
2012-5-8 17:59 18 3461
fpga很有价值的27教程 attachment
2012-5-8 11:27 6 2193
关于xilinx pci 32bit总线的IP核
2012-5-8 09:50 16 6648
下载FPGA的方式
2012-5-7 22:47 1 1722
基于DSP+CPLD的有源电力滤波器控制系统的设计 attachment
2012-5-7 21:20 0 1856
基于FPGA一种OFDM的实现 attachment
2012-5-7 17:26 9 2383
基于多种EDA工具的FPGA设计
2012-5-7 16:29 15 3355
[Quartus] 大家好,请问mic这个IP核是免费的吗
2012-5-7 10:55 2 2513
ModelSim进行功能仿真出现的这个错误是为什么
2012-5-7 10:04 0 2200
[matlab] 求助:驱动中ioremap地址映射问题
2012-5-7 09:19 7 3020
数模转换芯片问题
2012-5-6 14:32 7 2997
最低功耗,最小封装,防**CPLD/FPGA产品选型手册 attachment
2012-5-5 14:18 4 4697
时钟电平请教 attach_img
2012-5-4 23:46 12 3370
新手求助:已发表论文中的程序不能编译成功
2012-5-4 23:45 2 2330
北大verilog课件!内部资料 attachment
2012-5-4 23:10 12 2881
Xilinx FPGA的快速启动
2012-5-4 20:48 19 3441
FPGA不错的PPT attachment
2012-5-4 16:53 16 3144
关于FPGA+MCU的问题
2012-5-4 16:10 5 3251
求助:关于reg型数据的赋值问题
2012-5-4 15:36 0 1894
VGA显示问题
2012-5-4 12:51 2 1718
新手求助:已发表论文中的程序不能编译成功
2012-5-4 11:09 1 1771
新手求助:已发表论文中的程序不能编译成功
2012-5-4 11:09 1 1610
新手求助:已发表论文中的程序不能编译成功
2012-5-4 11:08 2 1938
数字下变频的FPGA实现
2012-5-3 22:43 13 2960
FPGA下载器 attach_img
2012-5-3 22:29 14 3578
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部