订阅

今日: 2 |主题: 14274|帖子: 104588

专用设计套件全面优化FPGA性能
2012-5-13 17:08 2 1846
赛灵思:降低电子设计成本 主推目标设计平台
2012-5-13 13:23 2 1833
求教一个简单的VHDL 问题
2012-5-12 17:22 5 2306
xc6slx9TQG144 DDR SDRAM 求助 attach_img
2012-5-12 16:48 3 3100
[CPLD] 用Spartan-3e Starter Kit Board实现LED花样流水灯
2012-5-12 16:25 1 2711
专业编码器,满足高性能低功耗音频广播应用需求
2012-5-12 16:19 2 1873
赛灵思发布嵌入式FPGA程序员双认证项目
2012-5-12 13:44 0 1839
新手学习FPGA,仿真后该做什么?
2012-5-12 12:43 14 3062
基于FPGA的高速AES实现 attachment
2012-5-11 15:32 11 2695
[Quartus] 赛灵思Virtex-6和Spartan-6 FPGA系列
2012-5-11 15:30 2 2638
LVDS收发问题请教
2012-5-11 14:08 6 3279
推动“可编程技术势在必行”之趋势
2012-5-11 13:27 5 1965
Avalon 时钟是总有还是读写的时候才有呀?
2012-5-11 11:46 3 1998
FPGA实现高速ADC控制的问题
2012-5-11 11:37 5 2881
求FPGA关于图像处理方面的资料,谢谢
2012-5-11 07:01 0 1477
基于FPGA的三相PWM发生器 attachment
2012-5-10 21:13 8 2801
可编程技术势在必行
2012-5-10 21:11 1 1950
[Quartus] 赛灵思推出Spartan-6 FPGA系列
2012-5-10 20:48 1 1905
ISE 设计套件 11.1 问答2
2012-5-10 20:43 1 2195
[verilog] 赛灵思增强型实时视频引擎 加速新一代视频处理设备的投产
2012-5-10 16:23 2 2039
基于FPGA平台的工业电机最大效率实现
2012-5-10 16:12 4 2141
时序仿真正确而功能仿真不对是为什么
2012-5-10 13:06 0 1588
xilinx fpga多余IO的处理
2012-5-10 10:00 12 4742
[matlab] ISE14.1
2012-5-10 09:01 0 2850
[请教]DRC检查报错的问题
2012-5-10 08:39 9 2587
基于Xilinx FPGA的千兆以太网及E1信号的光纤传输
2012-5-9 22:09 1 2076
SOPC技术流行了没?是否取代FPGA+DSP 结构
2012-5-9 17:46 1 2053
用快时钟边沿触发的状态机,检测另一个边沿触发的慢信号
2012-5-9 17:16 6 3165
【FPGA设计实例】基于FPGA的图形液晶显示面板应用 attach_img
2012-5-9 16:22 6 2404
FPGA芯片价格
2012-5-9 15:52 9 4813
[matlab] 使用赛灵思FPGA实现位与周期准确的浮点DSP算法
2012-5-9 14:09 14 2849
[CPLD] 求助,SPARTAN 3E+AT45DB041D启动问题
2012-5-9 13:19 7 2507
门级仿真timing model的问题
2012-5-9 09:26 0 2548
请教几个PCI Express和DMA的问题。求高手赐教。
2012-5-8 19:51 11 3424
投票 大家对赛灵思的新产品Vivado了解吗?
2012-5-8 17:59 18 3018
fpga很有价值的27教程 attachment
2012-5-8 11:27 6 2073
关于xilinx pci 32bit总线的IP核
2012-5-8 09:50 16 6350
下载FPGA的方式
2012-5-7 22:47 1 1653
基于DSP+CPLD的有源电力滤波器控制系统的设计 attachment
2012-5-7 21:20 0 1760
基于FPGA一种OFDM的实现 attachment
2012-5-7 17:26 9 2233
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部