今日: 1|主题: 14200|帖子: 104294 收藏 (179)
不能在官网下载软件提示如下
2012-5-22 10:31 7 2231
加速FPGA选择和系统设计的架构探索 attachment
2012-5-21 22:03 5 1535
FPGA读写SRAM
2012-5-21 10:27 6 2784
请教 cyclone III 怎么输入 JTAG instruction
2012-5-20 23:52 4 1842
关于vhdl中case when的问题
2012-5-20 23:47 5 2879
spartan3系列的IO输入时钟频率能到多大?
2012-5-20 23:46 11 3931
virtex-5超频测试
2012-5-20 23:46 7 1576
求助Nios 2的问题
2012-5-20 15:05 5 1481
quartus ii 11 IP核问题 attach_img
2012-5-19 16:59 0 1501
利用C-硬件工具,评估硬件加速策略 attachment
2012-5-18 14:49 1 1352
大家给看看,编译通过后说生成的逻辑块是0个
2012-5-18 00:03 7 1762
verilog的一个问题
2012-5-18 00:02 6 1611
调节多核处理器硬件适应软件设计方法 attachment
2012-5-17 21:11 0 1198
转发(给年轻工程师的十大忠告)  ...2
2012-5-17 15:22 21 3210
coregen 生成RAM初始化问题,需要解决
2012-5-17 15:13 4 2346
FPGA初学者必学的5项内容  ...2
2012-5-17 15:10 23 3682
一个合格FPGA 工程师的基本要求
2012-5-17 15:08 11 2229
玩转FPGA:iPad2,赛灵思开发板等你拿
2012-5-17 12:47 5 1700
Xilinx Platform Cable USB 赛灵思USB下载线的状态灯怎么都不亮
2012-5-17 00:29 7 6860
小小资料一份,大家笑纳 attachment agree  ...2
2012-5-16 22:55 32 3548
[CPLD] Xilinx低成本显示解决方案 attachment
2012-5-16 20:41 0 1499
[CPLD] 采用Spartan-3 FPGA来实现DSP算法 attachment
2012-5-16 20:34 0 1382
利用CoolRunner-II芯片特性来降低成本 attachment
2012-5-16 20:31 1 1437
【如何利用赛灵思解决方案加速高速串行设计】网上研讨会
2012-5-16 17:43 2 1645
关于利用JTAG测试技术测试电路板的故障的简单介绍
2012-5-16 14:51 0 2097
在modelsim下仿真出错
2012-5-16 14:27 6 1876
HDL Coder和HDL Verifier支持HDL代码生成和验证
2012-5-16 10:23 10 2523
FPGA管脚分配需要考虑的因素 attachment
2012-5-16 10:23 4 1580
做过声音压缩的留个方式,或者站内短信联系一下。
2012-5-16 09:00 0 1428
上拉电阻下拉电阻如何选择 agree
2012-5-15 21:19 5 2769
ExploreAhead扩展PlanAhead的性能优势 attachment
2012-5-15 20:57 2 1556
全程跟踪缺陷,改进嵌入式软件设计 attachment
2012-5-15 20:49 0 1314
请问planAhead14.1下怎么调用Modelsim仿真?
2012-5-15 19:36 3 2198
专用设计套件全面优化FPGA性能
2012-5-15 16:35 2 1636
Xilinx: 开启目标设计平台新时代
2012-5-15 15:23 2 1425
FPGA电源需求中三种供电要求解析方案
2012-5-15 10:15 1 1454
lattice的cpld型号买错了,求转手
2012-5-15 10:14 3 1800
[VHDL] JTAG检测不到PROM器件
2012-5-15 10:10 2 1866
安装ISE13.4出现idata.bin错误
2012-5-14 22:09 1 2488
FPGA 是实现绿色搜索技术的关键
2012-5-14 16:12 8 1561
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则