今日: 0|主题: 14230|帖子: 104423 收藏 (179)
基于赛灵思spartan-3E的安全通信系统的实现
2012-5-25 16:58 1 1621
FPGA编程语言的设计 attachment
2012-5-25 16:35 3 1815
采用FPGA实现视频应用中的OSD设计
2012-5-25 15:53 2 1688
SiTime的可编程MEMS振荡器为赛灵思7系列评估套件提供参考时钟
2012-5-25 12:45 0 1851
北京博电借助Xilinx FPGA交付最新系列智能电网测试设备
2012-5-25 12:42 0 1654
基于ARM+FPGA的重构控制器设计
2012-5-25 12:00 0 2135
基于DSP和赛灵思Spartan-6的SDR系统实现
2012-5-25 11:45 0 1801
modelsim里如何添加信号 attach_img
2012-5-25 08:49 3 3871
quartus里软件仿真的数据能提取出来吗
2012-5-24 23:13 0 1273
时序违规的问题
2012-5-24 16:45 9 2393
CPLD的内部RAM怎样用呀?高人. attachment
2012-5-24 14:45 11 3603
[Quartus] 关于DDR2时序的问题,请高手帮帮忙 attach_img
2012-5-24 14:11 6 2644
HDB3 verilog
2012-5-24 10:48 0 1854
最活跃FPGA论坛推荐  ...2
2012-5-23 20:55 21 4512
一种基于DDS技术的通信信号的调制方法与设计 attachment
2012-5-23 20:53 2 1635
vldh教程分享一下 attachment
2012-5-23 20:39 3 5198
请教一个V6器件访问DDR2的问题
2012-5-23 20:39 2 1941
FPGA设计提速的几大 法宝
2012-5-23 20:28 13 3153
基于赛灵思spartan-3 的DSP嵌入系统及其在平板显示器中的应用
2012-5-23 20:25 12 2633
关于PROM的使用
2012-5-23 09:58 2 1308
项目前期怎么确定FPGA/CPLD芯片容量?
2012-5-23 00:20 5 2907
招聘:赛灵思两个职位空缺-北上广任你选
2012-5-22 17:31 9 3041
xilinx教程学习 attachment
2012-5-22 17:25 1 1092
[matlab] xilinx的ISE下载
2012-5-22 17:22 14 4034
VHDL+Verilog良好的代码编写风格(二十五条)
2012-5-22 17:16 13 2870
信号完整性和时序分析的模式变化 attachment
2012-5-22 15:55 2 1817
直接从C代码自动寻找和创建加速器 attachment
2012-5-22 15:54 2 1849
FPGA菜鸟入门前的准备  ...2
2012-5-22 15:50 21 3436
Verilog代码覆盖率检查
2012-5-22 13:07 6 2060
Vivado的出来了,我还是会想念ise的
2012-5-22 12:31 13 4097
最最最最---简单--简单的状态机
2012-5-22 10:36 1 1321
不能在官网下载软件提示如下
2012-5-22 10:31 7 2571
加速FPGA选择和系统设计的架构探索 attachment
2012-5-21 22:03 5 1888
FPGA读写SRAM
2012-5-21 10:27 6 3109
请教 cyclone III 怎么输入 JTAG instruction
2012-5-20 23:52 4 2188
关于vhdl中case when的问题
2012-5-20 23:47 5 3126
spartan3系列的IO输入时钟频率能到多大?
2012-5-20 23:46 11 4213
virtex-5超频测试
2012-5-20 23:46 7 1819
求助Nios 2的问题
2012-5-20 15:05 5 1667
quartus ii 11 IP核问题 attach_img
2012-5-19 16:59 0 1743
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则