收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

FIFO读写规则
2012-7-9 14:33 2 2695
[CPLD] 利用FPGA实现异步FIFO设计
2012-7-9 12:50 0 2404
FIR数字滤波器分布式算法的原理及FPGA实现
2012-7-9 12:47 0 1836
Xilinx 的 FIR 核 .coe文件的载入
2012-7-9 12:45 0 2837
fpga如何向fifo里面写一个字节?
2012-7-9 12:33 9 2778
Xilinx FPGA芯片底层单元的使用 attachment
2012-7-9 12:32 4 2141
fpga的疑问???
2012-7-7 19:48 8 2113
基于FPGA的DDS设计 attachment
2012-7-7 13:48 4 2389
X-FEST登陆北京
2012-7-6 22:42 8 2697
一个关于延迟检测的问题  ...2
2012-7-6 22:35 28 4872
active和modelsim
2012-7-6 21:45 4 1919
X-FEST登陆北京 attach_img agree  ...2
2012-7-6 21:41 26 4717
输入输出为什么加FF  ...2
2012-7-6 21:39 31 5355
适用于Xilinx FPGA的模拟器件解决方案指南 attachment
2012-7-6 21:20 2 1882
《原创》 DCM简介 attach_img agree
2012-7-5 23:11 14 4448
FPGA内部结构 attachment
2012-7-5 23:11 3 2012
有没有人用过ISE里或者xps里面的datamover核,求用法?
2012-7-5 22:18 2 2581
EDA技术基础 attachment agree
2012-7-5 20:32 13 2265
使用EMIF将Xilinx FPGA与TI DSP平台接口
2012-7-5 20:19 1 1374
对Xilinx FPGA 中FIFO的仿真
2012-7-5 20:18 1 2540
fpga资料 attachment
2012-7-5 19:50 10 2794
最全的电子技术网站最新汇总表 attachment  ...2
2012-7-5 19:42 20 3929
FPGA实现DSP attachment
2012-7-5 19:40 9 2311
Xilinx FPGA嵌入式开发
2012-7-5 19:22 0 1938
赛灵思深圳招聘-高级战略应用工程师
2012-7-5 19:04 4 2375
xilinx要达到曲高和寡的境界?? attach_img
2012-7-5 17:36 19 4009
spartan6能做什么用
2012-7-5 11:37 11 3074
请教:ISE13.1怎么搞?
2012-7-5 11:35 16 3279
能否用FPGA/CPLD输出SPWM波?
2012-7-5 09:14 0 1998
FPGA做车牌识别,如何知道芯片的计算能力?
2012-7-4 22:31 15 4417
FPGA中memory的应用技巧——多通道共享缓存
2012-7-4 22:12 0 2711
约束文件的编写 attachment
2012-7-4 22:06 0 1512
Xilinx 硬核乘加器的使用 attachment
2012-7-4 22:05 0 2671
实现350ps左右的延迟
2012-7-4 21:52 8 2303
Analog Solutions for Xilinx FPGAs attachment
2012-7-4 21:42 3 2573
Xilinx DSP Primer中文手册
2012-7-4 16:50 0 1735
赛灵思招聘I/O专家, 工作地点北京,上海和深圳可以考虑
2012-7-4 14:47 0 2503
X-fest 2012 亚洲巡回即将开始
2012-7-4 14:41 17 7262
[CPLD] 基于xilinx spartan 3e开发板的ATMEL 93c系类(46 56 66)EEPROM接口程序 attachment
2012-7-4 14:15 2 2018
关于clock gating的问题 attach_img
2012-7-4 14:10 8 8058
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部