收藏本版 |订阅

今日: 0|主题: 14373|帖子: 104883

求购一块FPGA学习板,
2012-7-29 18:38 5 2292
想学习FPGA,请推荐学习思路
2012-7-29 15:25 14 3293
PCI-E 布线lan之间发生交叉如何解决?
2012-7-29 15:23 5 5416
[CPLD] Xilinx FPGA的常用配置方式 agree
2012-7-29 15:18 4 3459
求购usb下载线
2012-7-29 15:16 3 1913
求推荐一些好的FPGA书籍
2012-7-28 15:31 7 3531
[CPLD] 求教FIFO问题
2012-7-28 12:28 3 2256
FPGA设计中使用了较多的assign语句
2012-7-28 09:57 2 2050
磁珠
2012-7-27 22:19 4 2917
GSM给您讲讲7系列芯片的温度等级的情况 digest agree
2012-7-27 22:16 12 3774
求助FPGA控制步进电机的
2012-7-27 21:19 8 2832
[VHDL] 基于Virtex-5 FPGA的高速串行传输系统的设计与实现
2012-7-27 16:31 17 3096
[CPLD] Xilinx FPGA的Fast Startup
2012-7-27 14:52 13 3092
[CPLD] 基于FPGA+ARM的高速计算机屏幕信息记录系统
2012-7-27 12:31 5 1900
求助:ISE13.1用spartn6生成DDR2控制器
2012-7-27 11:58 5 3220
有关实现的问题
2012-7-27 10:17 2 1836
求助:FPGA能配置为其提供时钟的芯片么?
2012-7-27 08:48 7 3412
[CPLD] 基于SD卡的Virtex FPGA 配置方案
2012-7-27 07:51 9 2435
XILINX 7系列多出来一个温度等级
2012-7-26 21:58 3 2472
7系列温度等级是怎么回事?
2012-7-26 21:44 3 1452
ISE 13.3 综合的问题
2012-7-26 21:31 15 5085
modelsim添加不了unisims库 attach_img
2012-7-26 21:29 13 3265
[VHDL] 关于Virtex-6系列各个Bank的VREF、VRP、VRN引脚
2012-7-26 19:41 4 3264
ISE11版本中基于的SRL16分布式RAM的调用方法
2012-7-26 19:37 8 2552
FPGA助力高端存储器接口设计
2012-7-26 19:36 8 2229
求助:EDK13.2下PLL输出时钟问题
2012-7-26 19:29 5 2492
[CPLD] 用ISE System Generator与Matlab联合开发FPGA
2012-7-26 19:28 4 2608
[CPLD] Virtex-6 FPGA 相关积累
2012-7-26 19:16 0 1914
[CPLD] 基于FPGA的AMLCD控制器的设计
2012-7-26 17:25 2 1942
[Quartus] 基于FPGA的QPSK信号源的设计与实现
2012-7-26 16:54 3 1845
[CPLD] 一种基于Spartan3E的DDS优化设计
2012-7-26 14:59 5 2123
深度透析赛灵思Zynq-7000 EPP如何激发嵌入式创新
2012-7-26 14:55 4 1749
[VHDL] 基于FPGA的八位RISC CPU的设计
2012-7-26 13:01 5 2802
[VHDL] 基于FPGA的行间转移面阵CCD驱动电路设计
2012-7-26 12:55 3 1940
为什么用filter wiz3.0设计的滤波器跟Multisim仿真结果不一致?
2012-7-26 10:40 2 2949
verylog for循环报错求助
2012-7-26 00:00 2 2990
哪位高手可以提供一份Xilinx FPGA 模拟方案?!
2012-7-25 23:59 8 2548
[CPLD] fpga下载相关
2012-7-25 23:38 4 1976
有谁参加明天广州X-Fest 2012技术研讨会
2012-7-25 11:00 0 1740
菜鸟入门求教verylog程序
2012-7-25 09:10 3 3282
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部