收藏本版 |订阅

今日: 0|主题: 14362|帖子: 104826

FPGA设计中的边沿检测问题 attach_img
2012-8-2 18:43 4 2239
FPGA逻辑设计实验 attachment
2012-8-2 18:42 12 2633
[CPLD] Xilinx FPGA 内部结构深入分析 attachment
2012-8-2 18:42 4 2965
[Quartus] XILINX VIRTEX-5 FPGA 动态配置
2012-8-2 18:38 2 1917
版主看过来:A家资源和X家资源对应关系? attach_img
2012-8-2 16:49 9 2505
[CPLD] 程师分析实例,带你走近Xilinx FPGA设计  ...2
2012-8-2 16:03 20 4822
Xilinx_FPGA的时序分析指南英文 attachment
2012-8-2 15:57 6 2149
[CPLD] 基于ASIC+FPGA的IPv6路由器PoS接口设计
2012-8-2 13:30 12 3314
编辑掉
2012-8-2 10:23 1 1794
FPGA你必须知道的那些事儿 (转)  ...23
2012-8-2 09:52 41 7378
PLD/FPGA新手入门应该知道的知识
2012-8-2 09:45 6 2740
利用PCI局部总线实现BIade Server的数据交换
2012-8-1 23:50 10 2040
请教:关于verilog语法问题
2012-8-1 22:57 1 2045
[CPLD] FPGA设计中毛刺信号解析
2012-8-1 13:09 9 2094
modelsim仿真时st1和1有什么区别
2012-8-1 12:17 2 9305
verylog中的parameter使用
2012-8-1 11:28 0 2078
猴哥:sp6的封装和价格?
2012-8-1 11:27 3 2116
想自己做一个cable仿真器  ...2
2012-8-1 11:22 21 3944
求推荐一个FPGA型号
2012-7-31 17:31 12 3172
求spartan6的中文资料
2012-7-31 14:11 4 2196
我其实就是要一个硬件工程师来做FPGA开发,却。。。。
2012-7-31 08:53 19 5393
spartan6下周配置电路方式请教
2012-7-30 20:57 1 2290
Xilinx 申请开发板 猴哥
2012-7-30 17:13 2 2799
新手求教Serdes的Deterministic Latency模式 pattern信号与0xBC对不齐
2012-7-30 17:07 0 1753
QuartusII12.0自带的ModelSim不能用啊!! attach_img
2012-7-30 16:51 1 1852
FLEX10K配置问题 attach_img
2012-7-30 15:27 0 2413
赛灵思推出业界领先的 PCI 3.0硬模块和1866 Mb/s DDR3 解决方案
2012-7-30 14:33 5 2437
FPGA与CPLD
2012-7-30 10:28 11 3516
[matlab] 求助在ISE13.1开发环境中添加Embedded processor失败
2012-7-30 10:05 3 5007
求购一块FPGA学习板,
2012-7-29 18:38 5 2267
想学习FPGA,请推荐学习思路
2012-7-29 15:25 14 3259
PCI-E 布线lan之间发生交叉如何解决?
2012-7-29 15:23 5 5406
[CPLD] Xilinx FPGA的常用配置方式 agree
2012-7-29 15:18 4 3442
求购usb下载线
2012-7-29 15:16 3 1913
求推荐一些好的FPGA书籍
2012-7-28 15:31 7 3482
[CPLD] 求教FIFO问题
2012-7-28 12:28 3 2236
FPGA设计中使用了较多的assign语句
2012-7-28 09:57 2 2048
磁珠
2012-7-27 22:19 4 2879
GSM给您讲讲7系列芯片的温度等级的情况 digest agree
2012-7-27 22:16 12 3774
求助FPGA控制步进电机的
2012-7-27 21:19 8 2820
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部