FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14238|帖子: 104451 收藏 (180)

1 ... 251 252 253 254255256 257 258 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[CPLD] 使用Xilinx的Spartan-6 FPGA作DDR芯片测试 XILINX Spartan-6 FPGA gaochy1126 2012-7-17 18:47 0 1936
时序模块之always语句时序 ge edge wzt19910506 2012-7-17 17:20 15 7235
复位诀窍：考虑局部而非全局全局复位局部捡漏王子 2012-7-17 15:42 17 2972
有没有从orcad原理图自动提取UCF文件的软件？ OrCAD 原理图软件 cobraking 2012-7-17 13:13 10 3722
LATTICE公司的ISP应用软件哪里有下载啊应用软件 ISP lattice zdtdl 2012-7-17 10:00 8 3717
数据匹配问题 AD cuianbin 2012-7-17 09:13 3 1765
【求助】这个程序怎么改？？ ge ST edge 夏沫沫1112 2012-7-16 22:31 6 2041
请问fpga设计的串口一定时间后输出全是0的原因 FPGA设计串口 gaochy1126 2012-7-16 21:01 9 2239
用verilog来模拟eeprom的读写功能 EEPROM verilog 模拟 yuhaijian112 2012-7-16 15:43 0 1943
约束问题 TI Timing ST 403464238 2012-7-16 15:25 4 2073
spartan6的serial rapidIO 的IP有人用过米有？ ip RapidIO Serial lelee007 2012-7-16 13:39 8 3823
[verilog] 什么时间能买到ZYNQ的IC? zynq ic 开发板 and 2012-7-16 13:22 19 3114
用FPGA做采样率为10MSPS的板子，两层板可以搞定吗？ FPGA PGA ps cuianbin 2012-7-15 17:36 6 1943
[Quartus] Spartan-6 LX9 MicroBoard上的 Atmel AT90USB162 ATMEL USB Micro cen00 2012-7-15 17:33 7 2454
如何用verilog语言实现localbus总线时序总线时序 baisen 2012-7-15 17:33 2 5520
[CPLD] 基于FPGA的FIR滤波器的实现 fir滤波器 FPGA 函数 gaochy1126 2012-7-13 16:14 13 2933
[CPLD] 3DES算法的FPGA高速实现 des FPGA 梅花望青竹 2012-7-13 16:10 2 1488
蜻蜓点水之Picroblaze pic COB PICOBLAZE SuperX-man 2012-7-13 14:24 10 3381
典型实例02+在Xilinx的FPGA开发板上运行第一个FPGA程序 XILINX FPGA开发板奔腾2.0 2012-7-13 12:30 1 1783
求了解MicroBlaze的性能 Micro MICROBLAZE ic wmsk 2012-7-12 21:29 5 1806
[VHDL] BRAM资源占用问题 BRAM yg19890106 2012-7-12 19:52 4 2920
如何发现并解决FPGA设计中的时序问题 FPGA FPGA设计 PGA 捡漏王子 2012-7-12 19:02 7 1919
[CPLD] 新手上路，请多关照 spartan se Spartan-3 adgjpig521 2012-7-12 17:57 0 1815
[CPLD] 新手上路，请多关照 spartan se Spartan-3 adgjpig521 2012-7-12 17:57 0 1633
2012 X-Fest 北京站图片报道！ ST AC jameswangchip 2012-7-12 17:36 8 1856
ISE12.4是否支持modelsim 10.1a modelsim se 编译 w52918 2012-7-11 21:22 3 2495
利用PCI局部总线实现BIade Server的数据交换 server 总线数据交换捡漏王子 2012-7-11 17:36 3 1522
再次请教fifo的问题 FIFO 代码时钟 gaochy1126 2012-7-11 00:17 11 2215
有谁用WINCUPL?刚学，请教如何生成JED win 输入输出 cpu51 2012-7-10 22:08 2 2666
那有谁知道CCITT-CRC16的反转算法，串行的电路是怎样的？电路 rc yuhaijian112 2012-7-10 22:07 2 2069
XILINX_FPGA设计中如何更好的优化资源 FPGA设计 Xilinx_FPGA 5509 2012-7-10 22:02 2 1802
FPGA设计指导准则 FPGA FPGA设计 PGA 捡漏王子 2012-7-10 22:00 1 1676
基于FPGA的数字滤波系统设计 FPGA 系统设计数字滤波系统捡漏王子 2012-7-10 18:32 2 1447
在CPLD管理下实现高效多串口中断源串口中断 gaochy1126 2012-7-10 13:54 1 1576
xilinx开发板申请 XILINX 开发板梅花望青竹 2012-7-10 00:16 4 2451
关于信号延迟问题 se ge huangjianhuang 2012-7-9 22:12 6 2532
寻高手带下fpga，希望到深圳 FPGA 硬件 pi gudujiangren 2012-7-9 21:45 9 2352
[matlab] EDK官方实验 EDK hjjnet 2012-7-9 21:39 7 2584
[matlab] 急！用VHDL做PCI管理编程 ...2 PCI 编程 VHDL anqi0126 2012-7-9 21:38 33 5081
[matlab] 用CORE Generator产生PCIe Endpoint时到33%停止不动 generator PCIe jiyiche 2012-7-9 21:37 4 2725