收藏本版 |订阅

今日: 0|主题: 14373|帖子: 104883

FPGA设计提速的几大 法宝
2012-5-23 20:28 13 3687
基于赛灵思spartan-3 的DSP嵌入系统及其在平板显示器中的应用
2012-5-23 20:25 12 3189
关于PROM的使用
2012-5-23 09:58 2 1577
项目前期怎么确定FPGA/CPLD芯片容量?
2012-5-23 00:20 5 3318
招聘:赛灵思两个职位空缺-北上广任你选
2012-5-22 17:31 9 3300
xilinx教程学习 attachment
2012-5-22 17:25 1 1311
[matlab] xilinx的ISE下载
2012-5-22 17:22 14 4452
VHDL+Verilog良好的代码编写风格(二十五条)
2012-5-22 17:16 13 3335
信号完整性和时序分析的模式变化 attachment
2012-5-22 15:55 2 2113
直接从C代码自动寻找和创建加速器 attachment
2012-5-22 15:54 2 2315
FPGA菜鸟入门前的准备  ...2
2012-5-22 15:50 21 3937
Verilog代码覆盖率检查
2012-5-22 13:07 6 2427
Vivado的出来了,我还是会想念ise的
2012-5-22 12:31 13 4440
最最最最---简单--简单的状态机
2012-5-22 10:36 1 1475
不能在官网下载软件提示如下
2012-5-22 10:31 7 2949
加速FPGA选择和系统设计的架构探索 attachment
2012-5-21 22:03 5 2280
FPGA读写SRAM
2012-5-21 10:27 6 3493
请教 cyclone III 怎么输入 JTAG instruction
2012-5-20 23:52 4 2684
关于vhdl中case when的问题
2012-5-20 23:47 5 3402
spartan3系列的IO输入时钟频率能到多大?
2012-5-20 23:46 11 4717
virtex-5超频测试
2012-5-20 23:46 7 2235
求助Nios 2的问题
2012-5-20 15:05 5 2045
quartus ii 11 IP核问题 attach_img
2012-5-19 16:59 0 1966
利用C-硬件工具,评估硬件加速策略 attachment
2012-5-18 14:49 1 1719
大家给看看,编译通过后说生成的逻辑块是0个
2012-5-18 00:03 7 2554
verilog的一个问题
2012-5-18 00:02 6 2285
调节多核处理器硬件适应软件设计方法 attachment
2012-5-17 21:11 0 1605
转发(给年轻工程师的十大忠告)  ...2
2012-5-17 15:22 21 4403
coregen 生成RAM初始化问题,需要解决
2012-5-17 15:13 4 2952
FPGA初学者必学的5项内容  ...2
2012-5-17 15:10 23 4587
一个合格FPGA 工程师的基本要求
2012-5-17 15:08 11 3109
玩转FPGA:iPad2,赛灵思开发板等你拿
2012-5-17 12:47 5 2293
Xilinx Platform Cable USB 赛灵思USB下载线的状态灯怎么都不亮
2012-5-17 00:29 7 7787
小小资料一份,大家笑纳 attachment agree  ...2
2012-5-16 22:55 32 4700
[CPLD] Xilinx低成本显示解决方案 attachment
2012-5-16 20:41 0 2033
[CPLD] 采用Spartan-3 FPGA来实现DSP算法 attachment
2012-5-16 20:34 0 1883
利用CoolRunner-II芯片特性来降低成本 attachment
2012-5-16 20:31 1 1953
【如何利用赛灵思解决方案加速高速串行设计】网上研讨会
2012-5-16 17:43 2 2291
关于利用JTAG测试技术测试电路板的故障的简单介绍
2012-5-16 14:51 0 2576
在modelsim下仿真出错
2012-5-16 14:27 6 2541
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部