本版专家: gaochy1126
今日: 1|主题: 7664|帖子: 42692 收藏 (42)
求助
2009-12-7 16:38 0 1724
请教:我的cadence里的layout时的问题 attach_img
2009-12-7 07:17 2 2065
IC 40110探讨
2009-12-6 14:36 1 1853
请问一个CRC校验的问题
2009-12-6 07:27 2 2256
关于verilog请教下 attach_img
2009-12-4 22:38 10 2208
关于verilog forever语句的疑惑
2009-12-3 22:26 4 7613
很郁闷的问题
2009-12-3 22:19 2 2043
面试时被问“描述一个D触发器”,该怎么“说”?
2009-12-3 22:15 8 3183
来阿姨家请教XILINX的FPGA芯片的命名规则
2009-12-3 22:05 2 6129
红外测温头连接AD620
2009-12-1 20:34 5 2542
程序编译通过了,可是testbench不能产生信号
2009-12-1 19:43 2 2241
请教关于Verilog程序保密的方法
2009-12-1 15:09 6 2895
verilog 处>女做,第一次学写verilog程序
2009-12-1 08:33 19 6160
关于IC工作电压范围窄的问题求教
2009-11-30 21:03 1 1615
Verilog 请进!
2009-11-30 13:26 6 2110
求救 MAX+plus II 转 Quartus II 9.1 问题
2009-11-29 17:16 5 4316
为何不开个FPGA论坛呢?
2009-11-29 15:57 6 3462
我是初学者,求一VHDL电子版教材
2009-11-29 10:51 8 3130
画FPGA原理图用那款EDA会好些?
2009-11-28 18:13 16 4869
谁用过Arria II的PCI-E硬核,性能如何
2009-11-24 16:52 1 2051
关于FPGA图像采集,麻烦大家给点建议
2009-11-24 13:52 9 2912
FPGA上的浮点运算性能
2009-11-24 06:06 2 2541
问个关于IC的弱智问题
2009-11-23 22:00 4 2529
能不能介绍下关于学习FPGA的书籍?
2009-11-23 09:27 2 2775
Verilog进阶练习
2009-11-20 11:24 8 3215
diode cdl不能提取出area,怎么解决?
2009-11-20 10:26 3 3713
求才:数字电视Demodulator System Designer
2009-11-19 16:14 0 2310
如何在cdl文件里面输出cap的area和perim
2009-11-16 15:08 0 3558
如何用verilog写一个倍频器
2009-11-15 19:21 10 19569
波形发生器元器件收集
2009-11-15 10:55 3 2776
请问QuartusII里Assembler的作用?
2009-11-14 17:40 2 2668
关于FPGA调试的问题,请各位大虾指点一下。。
2009-11-14 17:39 6 2391
请教时序分析报告中的Actual tsu是怎么算出来的?
2009-11-13 09:23 0 1881
请教大家关于IGBT驱动负偏压问题
2009-11-12 07:25 1 2864
时序仿真的时候出了点问题,请教各位
2009-11-11 10:10 0 3408
这个程序abel 为什么编译不了呢?谁能给指点一下啊
2009-11-11 09:04 4 1819
ALTERA的AVALON总线使用问题!
2009-11-8 21:29 0 2083
请问下28脚的单片机有哪些啊?
2009-11-7 16:43 5 3289
关于verilog中的测试程序
2009-11-5 19:49 4 3095
VeirlogHDL代码执行的疑问? attach_img
2009-11-5 19:48 5 2800
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则