本版专家: gaochy1126
收藏本版 (43)|订阅

今日: 0|主题: 7743|帖子: 43222

不知道该学啥了。。。。
2009-12-31 22:40 6 3753
如何设计最优化的状态机(完整版) attachment digest
2009-12-30 21:08 10 4557
FPGA 如何定义内部信号地址
2009-12-30 10:14 0 2544
谁有EPM240的中文文档啊 顺带问些小问题
2009-12-29 17:07 5 4208
quartusII 9.0可以通过下载电缆读回cpld的bitstream吗?
2009-12-28 23:40 1 3118
求高人帮忙
2009-12-28 15:46 6 2986
面向未来的IC设计方案
2009-12-27 17:39 8 3221
IP源码(verilog,vhdl)大赠送
2009-12-27 16:08 19 3933
辛苦各位仁兄进来干看看,关于18B20测温的研究 attachment
2009-12-26 21:21 2 2636
请教:目前最好的硬件仿真环境是什么?
2009-12-25 15:19 5 3693
关于IC的查询问题
2009-12-25 09:54 0 2239
Verilog读书笔记之二
2009-12-24 15:19 0 2171
ALWAYS模块的敏感量(读书体会,解决以前问题)  ...2
2009-12-24 15:13 34 7757
自己做开发板,学习FPGA,有感兴趣一起玩的吗?
2009-12-24 11:45 3 2879
弱弱的何为dft高手?请高手指点
2009-12-24 09:49 0 2213
撇撇做dft遇到的问题题
2009-12-23 15:30 0 2225
请看看这是什么设备? attach_img
2009-12-23 08:47 5 3056
quaruts报错,求解答
2009-12-23 08:14 7 3319
LATTICE CPLD的问题 attach_img
2009-12-23 08:10 1 3245
VHDL写的光电编码器程序 逻辑单元居然是0
2009-12-22 13:35 2 4001
proteus中如何计算静态工作点?
2009-12-22 11:12 0 3038
RAM 核时序!
2009-12-21 17:25 6 2572
基于FPGA的跨时钟域信号处理——MCU attach_img
2009-12-19 15:16 3 3573
基于FPGA的跨时钟域信号处理——同步设计的重要 attach_img
2009-12-19 15:13 0 2829
ISE9.1I新建IP core attach_img
2009-12-18 11:58 1 2348
lattice cpld 上电时候的输入状态
2009-12-17 22:59 1 4328
FSM中组合进程CASE语句问题
2009-12-17 20:46 1 2321
基于Xilinx ISE的仿真
2009-12-16 19:44 0 3064
低价提供闲置元器件,附清单
2009-12-16 14:36 0 1840
Xilinx CPLD/FPGA开发环境搭建(Synplify Pro 9.6.2 安装与**)
2009-12-14 18:47 0 6779
燃气灶脉冲点火电路
2009-12-14 17:29 0 3575
大家来讨论下怎么在DE2板上与电脑实现I2C
2009-12-14 14:39 0 2302
请问有带摄像头控制的开发板吗?
2009-12-14 11:47 2 2636
关于for。。。generate的疑问
2009-12-13 13:16 0 2555
求助 单片机与FPGA的连接问题
2009-12-12 18:55 6 3058
请教,floorplan工具干嘛用的?SDF规范是什么?谢谢!
2009-12-12 15:57 0 2274
FPGA前辈请进! 帮帮我这个菜鸟!  ...2
2009-12-10 13:53 20 4852
求职!! attachment
2009-12-8 15:28 6 2937
请教pfga的上拉电阻问题 attach_img
2009-12-8 12:36 5 2516
vhdl可以实现9分频吗?
2009-12-8 12:07 13 4967
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部