21ic电子技术开发论坛 › verilo › 相关帖子
verilo 标签:

verilo

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
verilog实现三次样条插值
verilog ，verilo
FPGA论坛 我看看 2018-5-13 9 3268 antonyzzz 2020-12-17 15:21
verilog学习
verilog ，verilo
FPGA论坛 mdykj33 2015-10-21 9 1751 mengyuwei290 2015-12-4 09:13
UART波特率问题
UART ，verilog ，verilog程序 ，verilo
万利电子 hsbjb 2013-10-28 9 1778 smilingangel 2013-11-18 20:20
高手们是怎么使用并行思想去设计模块的？
通信 ，通信协议 ，verilog ，verilo ，状态机
FPGA论坛 zhang-sb23 2013-8-24 9 2205 zhang-sb23 2013-8-26 06:12
大家觉得没做过FPGA板子的实验，可以找到FPGA的工作么？
FPGA ，I2c ，编写 ，verilog ，verilo
FPGA论坛 zhang-sb23 2013-8-3 9 2592 lwq030736 2013-8-7 15:10
谁有FPGA初始化DM9000的程序
DM9000 ，FPGA ，COM ，mt ，verilo
FPGA论坛 jlgcumt 2013-2-22 9 2641 refee 2013-3-10 14:24
基于FPGA的SDRAM控制器 attachment
FPGA ，SDRAM控制器 ，verilog ，verilo
ZLG 20801233 2009-11-21 9 2943 loveforever 2009-11-22 21:53
[求助]:一个简单的编码器，不知道有什么问题，请高手看看
编码器 ，se ，AN ，module ，verilo
ZLG yoyowodeai 2009-12-20 9 2306 yoyowodeai 2010-2-25 01:16
组合逻辑与时序逻辑疑问
时序逻辑 ，edge ，POS ，verilog ，verilo
FPGA论坛 magic_yuan 2013-4-1 8 3863 magic_yuan 2013-4-2 10:46
Verilog进阶练习
verilog ，verilo ，verilog程序
EDA 技术 kejuyuan 2009-4-20 8 4019 zifeiyuuuu 2009-11-20 11:24
verilog 献给初学者 attachment
verilog ，verilo
FPGA论坛 hjjnet 2011-8-28 8 2382 ooljo 2011-9-4 22:04
用verilog写两个数差的绝对值
verilog ，verilo ，AD
FPGA论坛 wrigleymint 2012-11-27 8 3957 hawksabre 2012-11-30 18:39
求助：Verilog点阵问题
verilog ，点阵 ，verilo ，仿真
FPGA论坛 大众牌BF 2010-9-3 8 3706 batigol1987 2010-9-4 22:37
Verilog的按键消抖与松手检测如何做到，求给个思路
verilog ，verilo
FPGA论坛 a2582006460 2014-6-24 8 3953 jomanliang 2014-6-30 09:03
程序之间的相互影响
时钟 ，ps ，verilo ，解码 ，编写
FPGA论坛 JokerLone 2014-1-4 8 1561 JokerLone 2014-1-6 20:40
有没有大侠用verilog实现异步FIFO的 attachment
FIFO ，verilog ，异步 ，异步FIFO ，verilo
ZLG 3B1105 2011-7-9 8 2847 and 2011-7-15 23:32
求助，RTL视图中模块没有连线 attach_img
RTL ，RAM ，FPGA ，verilo ，双口RAM
FPGA论坛 qq470373513 2015-4-26 8 2752 qq470373513 2015-4-27 00:04
有人知道veripool么
ip ，verilog ，verilo
FPGA论坛 ma9453 2011-8-17 8 3775 ma9453 2011-8-20 23:38
求助FPGA控制步进电机的
FPGA ，控制步进电机 ，信号 ，verilo ，分频电路
FPGA论坛 guwoxin 2012-6-11 8 2810 abin0415 2012-7-27 21:19
ISE打开verilog工程无法显示源文件问题 attach_img
verilog ，源文件 ，verilo ，se ，AC
FPGA论坛 RaiseCom 2012-12-9 8 2659 GoldSunMonkey 2012-12-14 22:27
12345678910... 29下一页
在线客服