21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
关于verilog forever语句的疑惑
FOR ，verilog ，ev ，ST ，TI
EDA 技术 congcongfire 2009-11-2 4 8069 ic00 2009-12-3 22:26
请问这是verilog的什么语法 attach_img
verilog ，AC ，Output ，TPU ，ce
FPGA论坛 ahhhhh 2019-5-16 4 955 thbdbdfbdfbd 2019-6-15 22:13
verilog 实现任意占空比、任意分频的方法 转
verilog ，TE ，counter ，系统时钟 ，时钟
ZLG 黑发尤物 2012-1-18 4 3302 liqaz 2012-2-1 16:13
PSOC 能够使用Verilog 写自定义的外色吗？ attachment
PSOC ，SOC ，verilog ，verilo ，ps
英飞凌MCU论坛 yoyofair 2012-12-6 4 2002 PSoC小子 2012-12-6 20:32
PCF8563（verilog读取） 老是显示00
PCF8563 ，verilog ，寄存器 ，ST ，TE
侃单片机论坛 fwfjndx 2014-4-13 4 1660 outstanding 2014-4-19 09:40
招聘ic设计工程师
工程师 ，IC设计 ，电路 ，verilog ，verilo
EDA 技术 swfywx 2009-3-23 4 2497 lwf198305 2009-3-25 23:03
VERILOG关于三态门
verilog ，inout ，控制 ，npu ，TPU
EDA 技术 chenlanpu 2014-9-23 4 2605 zhaojingzb 2014-9-26 09:05
能否用VERILOG写TB去测试VHDL的代码？
verilog ，VHDL ，代码
FPGA论坛 zjjxt 2015-10-9 4 1222 sxhhhjicbb 2015-10-10 22:00
Libero8.1自带的Synplify不支持VHDL、Verilog混合代码，怎么办？
VHDL ，verilog ，Synplify ，代码 ，Libero
ZLG chennini 2008-6-3 4 2385 473009 2008-7-9 14:51
代码编写时产生的锁存器行为，为什么被称为设计错误
代码 ，编写 ，锁存器 ，verilog ，模型
FPGA论坛 chenqinte 2010-8-2 4 4245 chenqinte 2010-8-5 21:26
MATLAB滤波器设计！ attachment
matlab ，滤波器设计 ，verilog ，Verilog语言 ，verilo
平台与系统开发 lvyunhua 2016-12-17 4 1230 lvyunhua 2017-6-2 10:00
verilog assign关键字，可以这样用吗？
verilog ，verilo
FPGA论坛 小萝卜特 2020-8-5 4 722 小萝卜特 2020-8-9 16:51
求用verilog写一个通用的UART的源代码
UART ，verilog ，源代码 ，输入输出
EDA 技术 8637577 2008-5-1 4 2460 hotpower 2008-5-3 19:57
verilog黄金参考指南中文版(分享) attachment
verilog ，verilo
FPGA论坛 amini 2011-4-18 4 1894 七叶一枝花 2011-4-22 16:20
大神能帮忙写个最简单的vhdl或者verilog hdl程序吗
verilog ，VHDL ，EDA ，控制 ，流水灯
EDA 技术 张张张张崔 2016-12-23 4 1259 韩山童 2017-1-6 10:19
Verilog怎样编写测试程序？
verilog ，编写 ，测试程序 ，maxplus ，maxplusII
EDA 技术 liangge005 2007-5-19 4 6163 sibaidong 2007-7-27 13:46
如何将自己写的VHDL/verilog模块封装成IP核?
封装 ，ip核 ，verilog ，VHDL ，App
FPGA论坛 heitai 2011-8-9 4 3693 heitai 2011-8-10 17:43
分频器简单问题
分频器 ，时钟 ，hz ，verilog ，电路
FPGA论坛 magic_yuan 2013-3-14 4 1809 magic_yuan 2013-3-15 09:32
verilog中有句程序看不懂，请教
verilog ，时钟 ，Reset ，se ，异步
EDA 技术 tigris 2009-3-17 4 2782 xyzyyb86 2009-5-20 22:45
谁知道图象传输处理的DSP是什么概念
DSP ，verilog ，verilo
德州仪器MCU fg79 2011-9-23 4 2151 woyaochenggong 2011-9-26 08:58
1 ...192021222324252627... 58下一页