21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
verilog状态机看不到状态图 FPGA论坛 静默雪原 2013-1-4 7 8224 xiao6666 2013-1-13 22:22
Verilog中阻塞与非阻塞式赋值解惑
verilog ,阻塞 ,HDL ,VHDL ,hd
FPGA论坛 ChaiTF 2012-12-18 2 2077 XiaoWei369 2012-12-18 12:08
Verilog HDL建模技巧 :低级建模 仿顺序操作 FPGA论坛 xjsxjtu 2012-12-15 15 2376 GoldSunMonkey 2012-12-27 21:34
新手求教,Verilog 写的抢答器 attach_img
抢答器 ,verilog ,ck ,AC ,ov
EDA 技术 jim727 2012-12-12 10 2943 zhaorj8780 2013-1-16 18:59
verilog学习五点经验分享
verilog ,RS ,ST ,ge ,时钟
EDA 技术 FangTT 2012-12-11 5 2591 bill_shi68 2013-5-10 20:13
verilog学习五点经验分享 digest FPGA论坛 FangTT 2012-12-11 61 21536 changwan1 2017-4-16 18:24
Verilog HDL语言always块未声明positive或negative导致的时钟不对准 attach_img digest FPGA论坛 FangTT 2012-12-9 5 3162 薇儿安蓝 2013-1-30 13:52
PSOC 能够使用Verilog 写自定义的外色吗? attachment
PSOC ,SOC ,verilog ,verilo ,ps
英飞凌MCU论坛 yoyofair 2012-12-6 4 2132 PSoC小子 2012-12-6 20:32
FPGA求助 FPGA论坛 gibenlin 2012-11-30 4 1391 seavend0603 2012-12-4 08:41
请大家看看我的小i程序有什么问题(请尽量指出) FPGA论坛 pihois 2012-11-30 7 2206 jahnson066 2012-12-4 12:11
如何将自己写的VHDL/verilog模块封装成IP核?
ip核 ,verilog ,VHDL ,封装 ,App
FPGA论坛 onenavigator 2012-12-6 2 3059 hawksabre 2012-12-6 21:31
求解verilog
verilog ,AD ,module ,DM ,代码
ZLG fengyiyong 2012-12-6 0 1905 fengyiyong 2012-12-6 22:56
求解verilog attach_img
verilog ,AD ,module ,AC ,DM
FPGA论坛 fengyiyong 2012-12-6 15 2702 whio 2012-12-13 16:28
ISE打开verilog工程无法显示源文件问题 attach_img FPGA论坛 RaiseCom 2012-12-9 8 2679 GoldSunMonkey 2012-12-14 22:27
新手求助大家 attach_img FPGA论坛 spspssp 2012-12-11 2 1428 cuianbin 2012-12-11 20:10
基于verilog设计的秒表 数字广电 王一冰 2012-12-13 0 1931 王一冰 2012-12-13 20:15
如何用verilog将50M的晶振频率分位1HZ EDA 技术 benxiaohai111 2012-12-19 1 2189 greenapl1985 2013-1-27 22:46
新手学EDA,verilog HDL和VHDL两种语言如何选择? EDA 技术 金木年华fly 2012-12-23 19 6157 gaochy1126 2019-11-30 22:09
NGC调用的问题
FPGA ,HDL ,PGA ,verilog ,VHDL
FPGA论坛 zhaosg 2012-12-23 5 3071 GoldSunMonkey 2012-12-27 21:54
我与赛灵思的2012+相知相识到相恋 FPGA论坛 fengm 2012-12-25 5 2502 gaochy1126 2012-12-29 00:37
在线客服