今日: 0|主题: 14232|帖子: 104427 收藏 (179)
Verilog学习资料 attachment
2011-6-8 09:36 3 2075
FPGA上下电需要注意的事情!
2011-6-7 19:20 15 3246
F
2011-6-7 19:06 2 2001
[知识] 全球排名前50名的IC设计book
2011-6-7 16:31 5 2820
全新的整套含杜比系统专业级音频编解码器
2011-6-7 16:31 4 2984
最新中国通讯出版-38期 agree
2011-6-7 16:31 8 7521
[共享] FSL总线IP核及其在MicoBlaze系统中的应用
2011-6-7 16:20 5 2660
做视频的进来下
2011-6-6 15:51 0 2016
【转】片上系统设计与EDA 简单谈谈片上系统设计与EDA
2011-6-6 12:49 2 2513
[matlab] FPGA实现嵌入式系统的优势
2011-6-5 20:59 2 2436
[转帖]关于BRAM的COE文件问题
2011-6-5 20:54 1 2748
[建议] IT职场生存的一些建议
2011-6-5 20:51 1 2057
如何才能让进程挂起!纠结 ……求指教
2011-6-4 21:31 3 2682
探讨:改造Microblaze有前途不?
2011-6-4 21:08 5 3552
[matlab] ISE map报告里面Latch-thrus是什么意思
2011-6-3 20:33 7 4864
ZYNQ中文讲座
2011-6-3 12:55 1 2465
[知识] IC 设计流程及各阶段典型软件
2011-6-3 11:43 4 2229
Virtex-5 FPGA力助LTE仿真器 attachment
2011-6-3 11:38 6 2067
视频处理应用 attachment
2011-6-3 11:37 4 2161
[matlab] 影响FPGA设计时钟因素的探讨 attachment
2011-6-2 23:22 3 1939
探索嵌入式教育,第三届开源硬件大赛起航
2011-6-2 23:18 3 2542
降低FPGA功耗的设计技巧
2011-6-2 15:55 3 2047
SRAM工艺FPGA的加密技术 attachment
2011-6-2 15:50 6 2137
探析ARM启动代码
2011-6-2 15:44 7 2323
Verilog初学者遇到的问题,请教各位!
2011-6-2 15:32 10 3181
[matlab] Xilinx公司ISE10.1软件及简单设计流程介绍
2011-6-2 15:32 11 3096
FPGA开发板
2011-6-2 15:22 4 2089
[matlab] 寄存过的地址被XST吸收到BRAM里面之后会对timing有影响吗?
2011-6-2 15:15 3 2250
[FPGA] 本人有三块spartan-3e starter的板,想转让出去,有意的请进
2011-6-2 15:10 14 3248
Xilinx第三届OpenHW开源硬件与嵌入式大赛隆重开幕 attach_img
2011-6-2 14:34 5 3592
2011北京网友会讨论帖 attach_img
2011-6-2 09:33 4 2182
求指教,只会周期约束的悲剧。。。
2011-6-1 20:42 1 2553
买ALTERA FPGA开发板买CYCLONE哪个系列好?
2011-5-31 21:33 3 4471
XILINX终于集成模拟ADC了7系列的AMS 
2011-5-31 11:47 0 2017
Writing Successful RTL Descriptions in Verilog attachment agree
2011-5-31 11:43 12 2833
限时促销 - ML 605
2011-5-31 11:40 5 2562
max2 ccyclone2 使用5v电压的问题
2011-5-30 23:03 3 2373
【转】FPGA的“可编程”使你迷惑吗?  ...2
2011-5-30 22:27 28 5773
[matlab] FPGA调试工具chipscope attachment
2011-5-30 22:26 1 2328
Virtex-5 LX50T 配套的SFP选型?
2011-5-30 22:12 6 3378
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则