【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
今日: 0|主题: 7675|帖子: 42748 收藏 (43)
 
隐藏置顶帖 [protel] 投票 还在用99se的人进来描述下你是什么情况  ...23456..11
2025-4-25 17:11 214 186925
[PADS] RK3168平板电脑原理图+pcb 新人帖  ...2345
2025-4-25 17:14 94 58673
[protel] 09-《Protel99SE电路设计与仿真》  ...23
2025-4-30 09:41 45 20947
[cadence] [重磅]最全的电路仿真软件下载汇总,五大公司工具合集,65G attach_img digest reward1.00
2025-4-13 14:52 19 91150
INA226的arduino的驱动代码
2025-4-30 09:38 5 11478
lora的多点通信 attachment
2025-4-30 09:37 5 12972
求个课程设计,51单片机的电子琴
2025-4-30 09:40 5 13630
wifi模块在一直重启?
2025-4-16 21:18 4 10829
stm32血压计的设计
2025-4-30 09:40 4 9102
'begin(int, int, int)' is ambiguous Wire.begin(sda, scl, 100000);
2025-4-15 20:21 3 10077
51单片机不使用定时器测量超声波
2025-4-30 09:39 3 11257
[Verilog HDL] verilog哪本书比较好
2025-4-18 21:17 3 8440
[Verilog HDL] 有限状态机
2025-4-14 21:01 2 6990
[FPGA] LogiSim 工具
2025-4-26 22:26 2 5805
AD8032的滤波算法
2025-4-12 21:03 2 13144
[Verilog HDL] vhdl和verilog哪个好?
2025-4-15 20:01 2 8305
[FPGA] EP4CE6E22C8 FPGA最小系统电路原理图+PCB源文件 attach_img
2025-4-29 11:51 2 14351
allegro17.4混合拼版问题 attach_img
2025-4-9 21:04 1 1930
有没有可以根据产品接口,自动生成接线图的软件或平台?
2025-4-14 20:23 1 5123
[Verilog HDL] 复杂时序逻辑电路
2025-4-12 20:46 1 7123
[FPGA] 简单时序逻辑电路
2025-4-19 19:49 1 5811
[ISE] Vivado 安装和使用
2025-4-12 21:07 1 5807
[protel] 指纹模块资料 attachment
2025-4-30 23:21 0 506
[protel] 锂电池充电和两路输出 attachment
2025-4-30 23:20 0 626
[multisim] 《ZigBee实战演练》 attachment
2025-4-30 23:20 0 613
[ISE] 小智 AI 聊天机器人百科 attachment
2025-4-30 23:18 0 630
[Verilog HDL] 语法与注释
2025-4-30 23:17 0 532
[Verilog HDL] 计数器与寄存器设计
2025-4-30 23:16 0 599
[Verilog HDL] verilog 语法基础汇总
2025-4-30 23:13 0 621
[FPGA] 真的懂Verilog吗
2025-4-30 23:13 0 599
[Verilog HDL] CFA科普系列01|EDA工具装不上?可能不是你技术差,而是少了这两个命令
2025-4-27 10:26 0 863
[cadence] 用一套Linux系统,撑起整个芯片设计平台?CFA团队教你如何搭好EDA智算平台的技术底座 新人帖
2025-4-25 18:39 0 1173
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则