FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14264|帖子: 104560 收藏 (180)

1 ... 120 121 122 123124125 126 127 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[matlab] 状态机的基础全面的教程 ...2 0中国芯0 2015-1-10 22:44 26 6006
Xilinx SERDES调试方法 XILINX 调试方法 serdes GoldSunMonkey 2015-1-10 22:36 17 7536
关于FPGA的FIFO的存储深度问题 FIFO FPGA DSP yangyang1 2015-1-7 21:11 5 3501
[FPGA] Xilinx “Vivado 设计领导力” 大奖活动拉开序幕！ Vivado XILINX ST jameswangchip 2015-1-6 18:30 0 861
[FPGA] FPGA输出正玄波求教 FPGA 芯片 andiwxz 2015-1-6 11:25 3 1653
[FPGA] EP4CE6 EP4CE6 Altium pc billbillqaz 2015-1-6 11:24 4 1894
[FPGA] 求经验 FPGA PGA zhaoxing0810 2015-1-4 13:32 1 570
[FPGA] FPGA换了一个芯片逻辑跑偏了，为什么？ FPGA PGA 芯片 lighto 2015-1-4 11:17 14 2098
求助：关于这个CPLD片子的输出信号问题。输出信号电平 meepo 2015-1-4 09:22 9 2190
[verilog] ZEDBOARD 入门 board zedboard AC gaochy1126 2015-1-4 09:07 9 2599
上海的FPGA高手请短我（现在或年后想跳槽的） FPGA DVD hd CHENBINGSTER 2014-12-31 20:02 6 2107
[modelsim] 请教Virtex6的Serdes serdes Virtex6 管脚 fiedel 2014-12-30 15:58 13 5485
full address verify high是什么原因？ address AI Constraint shineely 2014-12-30 14:41 0 1192
如何降低FPGA的输出驱动电流 FPGA 驱动电流 DDR zhulin 2014-12-30 11:15 0 969
[FPGA] 分享共赢资料 city520boy 2014-12-30 09:23 1 870
[FPGA] 此程序用于输出三路PWM，仿真无误，但是有两个引脚没有信号，求助信号仿真 PWM 824653578 2014-12-29 17:35 6 1024
[FPGA] 关于14.0版本PJ心得 ICE ic se 游云惊帆 2014-12-26 13:10 1 879
[FPGA] FPGA仿真解决方案 Aldec Active-HDL.v10.1.Win32_64 2CD active CD HDL jjzzttsoft 2014-12-25 10:20 0 1036
[FPGA] FPGA内部不支持3态，怎么解决多驱动问题啊？？ FPGA PGA gg_jingmeng 2014-12-24 14:15 5 1020
[FPGA] 应用于尖端工业自动化与机器人的机器视觉方案机器人机器视觉 jameswangchip 2014-12-24 12:03 0 1165
2015年1月12日至芯科技感恩大回馈 ----FPGA短期班 FPGA 时序 zxopendgh 2014-12-21 17:48 0 907
[FPGA] 有偿提供Xilinx器件的Orcad原理图symbol（非PCB封装） PCB封装 OrCAD 器件 spacetime1985 2014-12-20 11:44 12 3237
[FPGA] 2015至芯科技FPGA短期班感恩大回馈！ FPGA 时序 zxopendgh 2014-12-19 20:11 0 982
[FPGA] FPGA配置问题 FPGA EEPROM se seamanbj 2014-12-18 21:49 4 1503
摄像头输入频率问题?这样的输入频率可以吗？摄像头 hz 显示屏 Roderic 2014-12-18 18:22 5 1287
FPGA链接DSP外部总线。采样方式哪种好 DSP FPGA 总线 side8666 2014-12-18 14:49 8 1655
[FPGA] 赛灵思微信：每月有礼活动赛灵思开发板 jameswangchip 2014-12-18 14:41 1 967
[verilog] 普通I/O输入时钟使用DCM I/O DCM 时钟 bitshiyan 2014-12-18 14:35 3 1185
[FPGA] 为何已经将其他不用引脚三态，还是警告说：有些引脚没有引脚 caozhaokun 2014-12-18 10:07 2 1124
一款不错的VHDL和Verilog转换软件 ...2 3 verilog VHDL 软件 bairan168 2014-12-17 21:59 43 15249
fpga下最简单的testbench都过不了这是神马意思 FPGA testbench wang168506 2014-12-14 12:26 5 1139
[FPGA] 求助帖新手党入门求指导信号移位计数器 sunnnnny 2014-12-13 10:44 2 827
[FPGA] 搭建NIOS II 软核时外部总线的问题 NIOS 软核总线 cow1000 2014-12-12 23:32 3 1348
[CPLD] 请教，ATF750C常用烧录器有哪些烧录命令行大漠孤烟 2014-12-12 22:35 1 1060
[verilog] 求指点：case语言分支项过多如何简化 se 502593045 2014-12-12 10:10 4 1583
[FPGA] 电路符号：横着的梯形是什么？电路电路符号 niubaty 2014-12-11 17:33 5 5077
[FPGA] 请教 ST top PROCESS 找不到人 2014-12-11 13:58 8 860
[VHDL] 基于xilinx6的fir低通滤波器的代码，有人可以帮我看看是否ok XILINX 代码 FIR低通滤波器 jahveh123 2014-12-11 11:36 4 1427
[FPGA] 有简单的vhdl代码对于低通fir滤波器 fir滤波器 VHDL 低通 jahveh123 2014-12-9 23:38 0 1046
verilog 检测上升沿和下降沿的一种方法 verilog edge ge 卧薪又尝胆 2014-12-9 20:11 12 12136