FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14376|帖子: 104892

1 ... 116 117 118 119120121 122 123 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] libero ide里器件不全是怎么回事 IDE Libero 器件 00001liufei 2015-7-4 18:09 4 1363
[FPGA] 谁有vivado的*版啊求分享啊 Vivado vi AD 廊桥拾梦 2015-7-3 22:54* 9 4168
FPGA+双口RAM+PCI9054 FPGA 双口RAM PCI9054 prz1234 2015-7-3 17:29 1 1922
[FPGA] 调用ddr2 ip核时，编译出现的两个问题 DDR ip核编译 z894811350 2015-7-3 14:33 1 1886
[FPGA] FPGA实战演练逻辑篇45：减少关键路径的逻辑等级 FPGA PGA FPGA设计 rousong1989 2015-7-3 12:33 1 1320
[verilog] 关于MBI5153的问题 mb verilog 时序 yaorh 2015-7-3 12:24 1 2852
光模块在不插光纤的时候，serdes能接收到其发过来的数据 serdes 光纤光模块 cuianbin 2015-7-3 07:53 2 2017
有做过stm32 和FPGA 用FSMC通讯的么？ STM32 FPGA FSMC cuianbin 2015-7-2 22:35 12 7019
[FPGA] 新手初学习 AN AD 引脚 joelxue_123 2015-7-2 15:42 0 679
输入8位二进制数，怎样转化成0-10V在3位或4位数码管上显示呢？二进制数码管 yuzhexian 2015-7-2 07:57 2 1873
自制Spartan3开发板取得成功开发板 spartan3 PGA lxAPP 2015-7-1 11:29 2 2320
[FPGA] FPGA实战演练逻辑篇44：双向管脚的控制代码 FPGA 代码控制 rousong1989 2015-7-1 10:11 0 697
求指教：如何利用nios II读取SDRAM的存储数据图片 NIOS SDRAM NiosII 后来的我们 2015-6-30 21:33 1 3579
ISE嵌入式设计--单片机模式单片机嵌入式嵌入式设计 gaolou1991 2015-6-29 21:35 2 812
[FPGA] 新人求助schematic 综合的一点问题 schematic ST TE pszcmzcm 2015-6-29 10:57 0 917
[FPGA] FPGA实战演练逻辑篇43：同步以及时钟的设计原则 FPGA PGA 时钟 rousong1989 2015-6-29 09:16 0 863
[FPGA] 关于PAL输出显示的问题 FPGA PGA 信号 3008202060 2015-6-29 09:08 5 2543
[FPGA] 请教一个RapidIO消息传输的问题 RapidIO TE ge lz_1990 2015-6-28 20:56 1 1272
[FPGA] XC6SLX45 隔离输入时钟失锁不恢复隔离时钟 LVDS chl194 2015-6-28 13:46 0 1020
[FPGA] 新人第一帖求助数码管显示数字数码管显示 ADM DM Moustache 2015-6-27 21:46 7 1143
摄像头用9325的屏显示，各位有经验吗？摄像头屏显风魔小象 2015-6-27 21:26 3 1271
[FPGA] 请问下altera PLL仿真输出的问题 altera PLL 仿真 kdurant 2015-6-26 22:23 1 1570
[FPGA] 怎么将PCIE-DMA真正跑起来？ DMA PCIe App machairodus 2015-6-25 19:47 0 1189
[FPGA] FPGA实战演练逻辑篇41：代码风格 FPGA 代码器件 rousong1989 2015-6-25 09:24 0 656
[FPGA] ILI9325 TFT驱动问题 TFT驱动 ILI9325 CD 163hxing 2015-6-23 17:10 6 3284
基于FPGA的动态可重构系统设计与实现 FPGA 动态可重构系统系统设计 feihong777 2015-6-23 16:21 9 2504
[FPGA] FPGA实战演练逻辑篇40：代码书写规范 FPGA 代码书写规范 FPGA设计 rousong1989 2015-6-23 13:45 0 1015
[FPGA] reg型定义时候可以初始化吗？ initial TI ni liangzzzzz 2015-6-22 20:26 3 3274
[Quartus] Quaartus II 13自带的仿真无法启动仿真 FPAG 软件伏尔加的鱼 2015-6-22 18:55 2 1250
[FPGA] [交换]拿手里的十万逻辑资源Altera板子交换Xilinx板子 altera XILINX AC High哥 2015-6-19 21:26 0 1237
[Quartus] quartus ii 9.0 编译什么都出现Fatal Error: Int Divide By Zero 编译 IDE vi shu_yym 2015-6-19 14:33 1 2554
[FPGA] FPGA实战演练逻辑篇39：代码风格与书写规范 FPGA PGA 代码 rousong1989 2015-6-19 10:25 0 882
[FPGA] 一大波 Z-turn Board试用分享帖 board armcn 2015-6-18 17:06 0 1479
Xilinx Spartan6 系列的配置问题 spartan6 XILINX 电路 gaolou1991 2015-6-16 18:08 0 1127
FPGA学习饿 FPGA PGA 粉红郁金香hit 2015-6-16 12:22 2 799
[FPGA] 搜个DE2-115板子板子 gray86 2015-6-14 10:32 0 715
[FPGA] 工作6年后，fpga总结 ...2 FPGA DSP 接口转换 lichenllin 2015-6-13 18:58 21 5758
matlab图像分割算法源码 ...2 matlab 源码图像分割算法星星之火红 2015-6-12 15:30 32 8221
VERILOG里面else if语句最多能有多少个？ verilog se 时钟 ysdx 2015-6-11 16:41 6 8494
[verilog] verilog有格式化工具吗 verilog 代码 C语言 huangxz 2015-6-11 14:10 2 3315