收藏本版 |订阅

今日: 16|主题: 14376|帖子: 104908

[FPGA] 例说FPGA连载42:DDR控制器集成与读写测试之DDR2 IP核接口时序 attach_img
2016-11-3 17:14 0 1003
FPGA + 2片DDR3的设计及走线问题
2016-11-3 10:37 2 1852
[FPGA] 请教Cyclone IV的命令规则
2016-11-2 16:16 1 907
[FPGA] 待遇
2016-12-20 15:27 11 2140
[FPGA] 有人做FPGA直播秀吗
2016-11-8 11:28 12 1600
[FPGA] ISE uart_baud_gen.v attach_img
2016-11-1 10:49 0 736
[CPLD] 关于ALTERA CPLD MAX3000A EPM3064ATC44-10的功耗
2016-10-31 20:59 0 1342
[FPGA] Artix-7板子来咯(资料更新中) attach_img  ...2
2019-3-11 15:11 34 9253
[modelsim] [求助]新手学习modelsim仿真后一直处于如下界面 新人帖 attach_img
2017-8-28 09:08 4 1743
[FPGA] rapidio接口定义 attach_img
2016-11-1 09:56 1 1359
[VHDL] testbench的编写 attach_img
2016-10-31 10:04 4 1244
[FPGA] 这个找不到相关文档 attach_img
2016-10-28 13:45 0 717
[FPGA] fpga视频图像压缩
2016-11-6 08:23 2 1917
[FPGA] 有没有FPGA做加密的{:smile:} 新人帖
2016-11-1 10:36 3 891
[FPGA] 例说FPGA连载41:DDR控制器集成与读写测试之DDR2 IP核接口描述 attach_img
2016-10-27 16:12 0 1340
[FPGA] 求助各位大神,仿真一个200分频时钟,不知为何产生结果... attach_img
2016-10-28 13:55 4 1002
[FPGA] 请教ALTERA的FPGA什么时候开始使用6输入LUT? 新人帖 attach_img
2016-10-26 11:10 0 1000
[FPGA] 如何实现实现Verilog实现的硬件逻辑与soc联合开发 新人帖
2016-10-30 16:49 2 954
[FPGA] altera FPGA max10 内置的adc怎么用啊 ?!!?说明书没用啊 新人帖
2016-10-24 16:23 0 1806
[FPGA] FPGA+USB3.0+LVDS高速传输方案 attach_img
2016-11-20 10:57 3 3345
[CPLD] 求教关于CPLD IO口对电压识别的问题 新人帖 attach_img
2016-10-24 22:18 1 1152
请帮忙分析NIOS的串口DMA接收不正常原因
2016-10-20 11:14 0 977
[FPGA] 例说FPGA连载40:DDR控制器集成与读写测试之DDR2控制器IP配置 attach_img
2016-10-19 18:14 0 1179
[FPGA] 善用Vivado工程配置文件xpr快速工程创建 attach_img
2016-10-19 17:40 0 1377
[FPGA] 急求!9054进入不了BIOS 新人帖
2016-10-18 23:26 0 970
[Quartus] device family 新人帖 attach_img
2016-10-18 21:05 0 1050
[FPGA] fpga做spi从机接收模块 attach_img
2016-11-1 16:46 4 1865
[FPGA] 菜鸟第一次用FPGA,请教各位前辈几个基本的问题,急急急~ attachment
2016-10-18 16:32 2 1346
modelsim新版本是多少?
2016-10-15 11:37 0 1683
怎样检测最后一个脉冲 attach_img
2016-10-16 11:56 11 1603
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部