今日: 0|主题: 14263|帖子: 104558 收藏 (180)
业界首款 All Programmable 多处理器 SoC 交付 TSMC 投产!
2015-8-1 15:53 0 1343
关于嵌入式CPLD烧录的求助 attach_img
2015-8-1 12:12 8 4117
[FPGA] altera的FPGA的pll 模块不能正常工作,求解 attach_img
2015-7-31 19:38 3 3133
[FPGA] 安装过程中的问题,求大神救火,,急!
2015-7-31 16:10 0 3249
NIOSii软核驱动USB芯片PDIUSBD12问题
2015-7-31 14:32 0 838
[FPGA] ddr2管脚时钟线交叉,怎么解
2015-7-30 22:58 3 1118
[FPGA] FPGA实战演练逻辑篇56:VGA驱动接口时序设计之3时钟约束 attach_img
2015-7-30 21:37 0 880
以Spartan3E开讲Xilinx FPGA 内部结构(10.5更新,位于88楼) attach_img digest agree  ...23456..8
2015-7-30 11:35 154 34292
求助猴哥,FIR的IP核问题
2015-7-29 22:21 0 670
[FPGA] FPGA实战演练逻辑篇55:VGA驱动接口时序设计之2源同步接口 attach_img
2015-7-29 11:01 0 856
[FPGA] 求教大神!xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题 新人帖
2015-7-28 18:42 0 1275
[FPGA] PCIE上位机驱动的编写
2015-7-28 15:42 0 973
[FPGA] FPGA实战演练逻辑篇53:reg2reg路径的时序分析 attach_img
2015-7-24 11:34 0 1109
[FPGA] XXXXXX
2015-7-23 20:24 0 864
[FPGA] 【重要更新】Quartus II 14.1正式版 下载链接和**器 attachment
2015-7-21 17:06 7 2382
[FPGA] FPGA实战演练逻辑篇52:基本时序路径 attach_img
2015-7-20 14:22 0 950
[FPGA] FPGA 选型
2015-7-20 09:13 3 1091
[FPGA] FPGA实战演练逻辑篇51:建立时间和保持时间 attach_img
2015-7-19 18:31 2 840
求教ISE中PLL的问题
2015-7-17 09:13 3 1082
[FPGA] 一个有关Xilinx microblaze简单语法的问题 attach_img
2015-7-16 00:36 6 2163
[VHDL] VHDL编译时出现问题,求大神解读
2015-7-15 16:10 4 2432
[FPGA] FPGA实战演练逻辑篇50:时钟 attach_img
2015-7-15 10:50 0 771
[FPGA] 如何通过FPGA产生一个伪随机序列?求VHDL源代码 新人帖
2015-7-15 09:10 1 1788
[FPGA] xilinx ise 11.1的license,序列号,**。 attachment
2015-7-14 17:19 12 7529
[CPLD] ALTERA的CPLD布板问题
2015-7-14 11:07 0 956
[FPGA] FPGA实战演练逻辑篇49:基本的时序分析理论2 attach_img
2015-7-14 10:47 1 611
icecut发来贺电,回复的每人一分(中午已经结贴)  ...23
2015-7-14 10:17 58 11405
【开源】FPGA竞赛实战系列套件资料(外挂模块可达10多块) attach_img  ...23
2015-7-11 16:18 46 6885
[FPGA] FPGA实战演练逻辑篇48:基本的时序分析理论1 attach_img
2015-7-9 21:25 0 742
[FPGA] [紧急求助] 这两道题目怎么用PFGA仿真做 attach_img
2015-7-9 09:06 0 627
[FPGA] FPGA如何控制8位的DA转换器
2015-7-8 18:03 0 1762
[FPGA] FPGA实战演练逻辑篇46:逻辑复制与资源共享 attach_img
2015-7-8 17:54 1 944
[CPLD] 就想用最小的CPLD器件产生个m序列,熟练的兄弟给指导个
2015-7-8 17:52 3 1289
求助。如何编写程序检测10010序列
2015-7-8 17:51 3 905
[matlab] VHDL设计举例:步进电机控制器程序设计
2015-7-8 17:45 1 3449
[FPGA] xilinx或Altear管脚锁定能否同AD9同步 新人帖
2015-7-8 17:42 3 967
[matlab] VHDL设计举例:伪随机数产生器
2015-7-8 16:48 1 4674
[FPGA] FPGA实战演练逻辑篇47:消除组合逻辑的毛刺 attach_img
2015-7-8 10:08 0 801
[FPGA] FPGA资料 attachment
2015-7-7 21:53 0 671
如何前期分配IO-xilinx-Planahead attachment digest
2015-7-7 15:23 8 3555
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则