今日: 2|主题: 14266|帖子: 104573 收藏 (180)
ALTERA芯片PLL的疑问
2013-7-10 22:34 12 2682
锁相环控制寄存器、外设时钟控制寄存器和高低速外设寄存器分别都是什么作用?
2013-7-10 22:34 10 1912
威视锐ZYNQ开发板-ZingSK-CMOS视频采集与网络传输显示
2013-7-10 21:17 3 2448
(VHDL)奇数或偶数分频器如何设计?还有占空比怎么设计的啊?
2013-7-10 20:33 5 3010
为何不能综合?
2013-7-10 17:40 10 2286
求助:实现比时钟周期小的时延
2013-7-10 16:47 9 1444
使用verilog或设计一个80 port
2013-7-10 15:15 12 3245
FPGA做算法
2013-7-10 11:35 15 2372
有用FPGA做电机控制的吗?
2013-7-10 00:22 15 2335
如何利用赛灵思工具和技术优化FPGA功耗
2013-7-9 23:58 0 1118
基于赛灵思Spartan-3E FPGA的磁浮轴承控制系统研究
2013-7-9 23:56 0 2104
“工欲善其事,必先利其器”--全面认识MicroBlaze开发套件
2013-7-9 23:56 0 1339
利用FPGA 平台构建汽车驾驶辅助系统算法
2013-7-9 23:54 1 2887
咨询相关FPGA+DSP图像处理平台
2013-7-9 23:39 3 1829
威视锐ZYNQ开发板-ZingSK镜像固化与启动
2013-7-9 23:32 2 2732
威视锐ZYNQ开发板-ZingSK移植Ubuntu操作系统
2013-7-9 23:32 2 2743
EPM7128ST100下载程序后断电重新上电后不工作
2013-7-9 23:32 4 2804
威视锐ZYNQ开发板-ZingSK移植Android系统及电容屏应用
2013-7-9 23:30 3 2925
EP3C5E144用JTAG可以下载SOF文件,但把JIC文件写到EPCS4出错
2013-7-9 23:27 4 3862
【新手】planahead管脚约束差分时钟对
2013-7-9 10:15 9 2984
lvds 发送端参考设计 attachment
2013-7-8 14:58 3 2133
基于FPGA的总线型LVDS通信系统设计
2013-7-8 14:55 2 2158
CPLD的罕见问题 attach_img
2013-7-8 09:48 13 2590
约束、时序分析的概念 agree
2013-7-7 22:16 3 1278
为什么嵌入式开发人员要使用FPGA?
2013-7-7 22:05 2 880
FPGA如何改变改变嵌入设计格局?
2013-7-7 22:04 2 933
用FPGA平台实现工业电机最大效率
2013-7-7 22:04 2 1336
如何选择合适的FPGA千兆位收发器?
2013-7-7 22:04 2 1326
FAE讲堂之插值查找表:实现DSP 功能的简便方法
2013-7-7 22:03 1 1229
基于FPGA雷达成像方位脉冲压缩系统的设计
2013-7-7 21:55 0 1437
FPGA做JPAG解码  ...2
2013-7-7 21:35 22 4920
介绍一款主流的FPGA芯片  ...2
2013-7-7 21:34 21 3743
ISE里怎么生成自己的IP?
2013-7-7 11:38 9 1899
设计时钟定时开关
2013-7-6 23:50 1 1347
SD卡封转及管脚说明
2013-7-6 22:43 7 1770
5VAD与3.3VCPLD连接问题  ...2
2013-7-6 22:22 20 3592
一个计数的问题
2013-7-6 11:06 15 1573
Xilinx与台积公司合作采用16FinFET工艺联手打造拥有最快上市最
2013-7-5 23:13 2 1724
Xilinx All Programmable 28nm器件全线通过PCIe规范测试
2013-7-5 23:11 2 1534
如何在FPGA 中实现状态机
2013-7-5 23:10 2 1717
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则