今日: 2|主题: 14266|帖子: 104573 收藏 (180)
Vivado HLS 简化浮点PID控制器设计
2013-7-5 23:09 3 2450
赛灵思高层次综合工具加速FPGA设计
2013-7-5 22:50 3 1739
弱弱的问一下,用FPGA能否搭建一个并行的BP神经网络?
2013-7-5 16:29 14 3209
FPGA很好的资料
2013-7-5 12:00 2 1595
SerDes收发器技术入门文档分享
2013-7-4 21:25 2 1747
赛灵思战略营销与商业规划总监Steve Leibson 与您分享行业知识
2013-7-4 21:21 2 1733
赛灵思战略营销与商业规划总监Steve Leibson 与您分享行业知识
2013-7-4 21:20 2 1826
Testbench代码设计技巧
2013-7-4 21:19 3 1480
FPGA verilog的编程心得
2013-7-4 21:18 2 1070
如何在设计阶段考虑降低XILINX的功耗?
2013-7-4 21:11 2 1231
Verilog设计经验点滴
2013-7-4 21:11 2 1281
读写2GB的SD卡与8GB的有何不同?
2013-7-4 19:17 10 1532
ACTEL专题讲座(4):Fusion-业界首个模数混合的FPGA
2013-7-4 14:55 5 2397
设计一个28nm器件有多难? 20nm, 16nm, 10nm呢?
2013-7-3 22:07 3 1713
模块间的相互影响
2013-7-3 22:00 19 1749
Xilinx 推出全新的 FPGA 设计方法培训课程
2013-7-3 21:54 2 971
把握赛灵思FPGA中的主要时钟资源
2013-7-3 21:53 1 1725
打造安全的嵌入式系统至关重要
2013-7-3 21:52 2 1438
回到未来:用图形化方法快速实现复杂的SoC设计
2013-7-3 21:51 2 1607
DSO “comparo”彰显先进的Smarter System
2013-7-3 21:50 3 1741
如何选择合适的FPGA千兆位收发器?
2013-7-3 21:46 2 1205
ASIC都去哪儿了?
2013-7-3 21:43 2 1682
终于明白寄存器的CE端真正的作用了 attach_img
2013-7-3 09:12 9 4571
FIR滤波器FAQ
2013-7-2 22:52 9 2691
ISE14.2的PlanAhead打不开!license没问题!
2013-7-2 22:48 7 5970
VHDL映射关系
2013-7-2 22:46 15 1918
hba
2013-7-2 22:42 1 1181
请教
2013-7-2 22:39 6 1276
质疑:ZYNQ PS内置的256k字节OCM,是不是SDRAM?
2013-6-30 22:51 1 1864
FPGA控制CH372批量传输数据
2013-6-30 22:38 4 1832
想了解一下IP核采购方面的内容
2013-6-29 20:20 14 2043
ISE目录下面的东西值得大家学习。
2013-6-29 10:32 19 2843
VHDL小程序求解
2013-6-28 22:10 6 2037
求大神解决,MPMC 程序不能运行?
2013-6-28 21:41 1 2345
RMB求购代码
2013-6-28 21:38 2 1652
vhdl简单问题求解
2013-6-28 21:36 14 1671
软件应用问题请教
2013-6-28 21:35 11 2527
小問題 有人幫忙解救一下嗎? attach_img
2013-6-28 21:34 11 1629
CPLD寄存器值无故变化!!工程实际问题求救!!
2013-6-27 16:22 3 1446
请教各位关于广播显示器示波功能的设计
2013-6-27 09:38 0 1478
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则