今日: 0|主题: 14200|帖子: 104296 收藏 (179)
[FPGA] Zedboard全球首发 attach_img digest  ...2
2013-7-29 21:57 22 4488
[VHDL] 初次编程,求大神指点
2013-7-29 21:47 11 4231
VHDL函数的使用
2013-7-29 21:46 15 1911
参加快乐分享活动-基于spartan6的DDR2的研究
2013-7-29 21:44 7 1121
verilog parmater的问题
2013-7-29 21:32 10 2375
大家快来看看:信号处理
2013-7-29 21:31 7 1269
关于并行双向IO口问题
2013-7-28 21:59 4 2509
XCF128烧写
2013-7-28 21:41 9 2676
FPGA个别引脚烧坏的情况
2013-7-27 11:09 11 6796
[VHDL] 分频 attach_img
2013-7-27 10:49 4 1429
[VHDL] PS2键盘时钟与系统时钟
2013-7-26 23:21 1 1554
[FPGA] 项目外包  ...2
2013-7-26 23:19 20 2956
[FPGA] ddr sdram突发读写传输
2013-7-26 23:05 5 3080
V6 GTX的环回设置
2013-7-26 22:56 8 2630
基于赛灵思Virtex-5的音视频监视系统设计
2013-7-25 23:53 1 1377
[FPGA] 求助:关于virtex入门
2013-7-25 23:48 3 1155
一些硬件电路技术经验积累  ...23
2013-7-25 23:39 40 6237
基于赛灵思FPGA的微波辐射计数控系统设计与实现
2013-7-25 23:39 1 1689
利用FPGA解决手持设备MPU功耗难题
2013-7-25 23:38 1 1326
用插值查找表简便实现FPGA的DSP功能
2013-7-25 23:38 1 1671
赛灵思System Generator时间参数深度剖析
2013-7-25 00:02 0 1920
浅析FPGA Editor如何提升设计效率
2013-7-25 00:00 0 913
有关赛灵思基于ARM处理器处理架构的16个疑问
2013-7-24 23:59 0 2678
赛灵思ISE设计流程介绍
2013-7-24 23:55 0 1308
Verilog中的除法和求余运算
2013-7-24 23:12 0 4456
MCB硬核的使用
2013-7-24 22:11 12 1924
请教一个问题!
2013-7-24 20:56 2 9980
基于赛灵思FPGA和MCU结构的线性调频高度表
2013-7-23 22:05 2 1723
采用FPGA设计SDH光传输系统设备时钟
2013-7-23 22:05 1 1718
FPGA管教分配需要考虑因素
2013-7-23 22:03 2 1325
赛灵思Spartan®-6 FPGA 工业以太网套件介绍 attachment
2013-7-23 22:03 2 1532
谁做过基于自由摆的平板控制系统!!!
2013-7-23 22:03 1 1235
基于赛灵思Virtex-4的可重构计算硬件平台改进设计 attachment
2013-7-23 22:02 2 1033
FPGA动态局部可重构中基于TBUF总线宏设计
2013-7-23 22:02 2 1331
PWM扩流? attach_img
2013-7-23 22:02 8 1464
[VHDL] 如何知道优先编码器已编码完成?
2013-7-23 08:39 3 1624
VHDL里一个警告的问题
2013-7-23 00:14 4 1629
Error: Illegal name "txa111" -- pin name already exists
2013-7-23 00:14 4 5527
CPLD开放服务
2013-7-23 00:13 12 2109
chipscope
2013-7-22 22:02 11 1789
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则