收藏本版 |订阅

今日: 0|主题: 14377|帖子: 104909

关于memory数据类型的时序收敛
2014-9-24 22:02 2 1338
[FPGA] 学哪家的FPGA比较好
2014-9-26 21:18 13 2201
[FPGA] 欢迎参加X-fest2014研讨会!
2014-9-23 14:26 1 1697
EPM7128S IO Banks问题
2014-9-20 21:30 0 1154
[CPLD] 关于双功能引脚问题
2014-9-20 13:23 1 1163
sdram存储速度问题
2014-9-20 23:47 6 1341
请教CRC16
2016-1-27 00:17 6 1391
tri mode mac 是什么意思?
2014-9-20 22:09 3 1956
VHDL怎么存储数据??
2014-9-20 22:08 5 1449
请教两个关于LVDS的问题
2014-9-19 23:16 1 1291
spi flash双速率读取求解
2014-9-17 22:29 0 985
[FPGA] dsp的flash上电不加载
2014-9-17 22:18 0 1209
[FPGA] 大家更喜欢CMOS接口还是LVDS接口
2014-10-31 10:15 5 4298
有现成的rs232模块或IP吗
2014-11-6 09:53 4 1200
[Quartus] quartus 13.1字符串快速输入
2014-9-17 14:33 1 1479
timequest 中set input delay ,set output delay,怎么设置
2014-9-17 13:41 0 1827
[FPGA] 最近找工作,比较迷茫,求指点
2014-9-17 12:18 8 1874
[FPGA] FPGA和TMS320C6455之间的通信
2014-9-17 13:47 1 1145
[FPGA] 《自己动手写CPU》下载 attachment
2014-9-15 19:53 1 1231
[FPGA] fifo设计
2014-9-13 10:32 0 835
[FPGA] FPGA 外部复位引脚 不接会怎样?
2014-9-21 23:11 5 2664
[verilog] 请教双向端口顶层与底层连接的逻辑设计 attach_img
2014-9-18 23:14 2 1456
逻辑电路设计DE2-115实战宝典
2015-12-21 14:32 1 5024
再发一帖求助,50分求助,还是这个蛋疼的JTAG接口,Altera的
2014-9-17 14:30 5 2442
[FPGA] 如何修正时序约束中slack为负的问题 attach_img
2014-9-11 21:41 3 2517
[verilog] 帮忙看看,新手
2014-9-10 17:57 2 1260
[FPGA] 程序下载到芯片后输出电平除了GND全为高电平!!
2016-1-20 17:34 10 3158
[verilog] always中的if语句判断出问题
2014-9-3 12:06 6 2790
NIOS2软件下载的时候时常出现找不到system ID的原因是什么 attach_img
2014-8-31 14:06 0 2265
[FPGA] 如何估算电流功耗
2014-9-2 11:59 3 2238
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部