收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

[FPGA] Xilinx Zynq7035算力指标 attach_img
2022-12-15 21:24 0 1689
[modelsim] 请教一下关于新老版本的问题,原来的波形备注的功能,新版本没找到在哪里 新人帖
2022-12-14 19:59 0 1427
vivado配置modelsim
2022-12-11 22:50 0 3680
[FPGA] 5702开发板用户手册 attach_img
2022-12-9 10:05 0 1646
EP4SGX530手册+配套的工程实例 attach_img
2022-12-6 21:18 3 4761
[FPGA] 初学者选用哪种开发板好 新人帖
2022-12-5 09:21 2 2203
[FPGA] 基于JESD204B和PCIe DMA的多通道数据采集和回放系统 attach_img
2022-12-4 16:29 2 5286
[FPGA] 天玑9200支持WiFi 7,吞吐率提升170%,功耗节省高达70%
2022-12-2 18:54 0 1463
[FPGA] MP5705 底板 用户手册 attach_img
2022-12-2 17:49 0 1761
[FPGA] 天玑9200旗舰芯升级5G新双通,两张卡通话、上网同时用,这才是真双卡!
2022-12-2 16:07 0 1914
[FPGA] 高云半导体有一颗内置M3硬核的FPGA
2022-12-2 11:21 0 1436
[FPGA] FPGA行业前景
2022-11-28 14:16 0 1569
[FPGA] 工业级FPGA XC5VLX30T-1FF323C 规格参数 attach_img
2022-11-24 10:29 0 2137
modelsim仿真 attach_img
2022-11-23 08:54 0 2085
[FPGA] Xilinx Zynq-7000系列XC7Z035/XC7Z045高性能SoC处理器评估板PS端ETH RJ45接口 attach_img
2022-11-19 19:00 0 2191
[FPGA] 【强烈推荐】特权老师又一最新力作-Verilog边码边学 视频...  ...2
2022-11-18 14:26 24 10820
[verilog] 请教高手 wire类型变量条件下如何赋值
2022-11-18 12:29 0 1906
[CPLD] cpld IO口输入电阻 新人帖
2022-11-18 10:12 8 3527
[FPGA] AX58100+FPGA设计自己的IO从站讲解系列——3
2022-11-18 09:45 1 2774
[FPGA] P5652(A10)核心板用户手册及使用说明 attach_img
2022-11-16 10:14 0 2790
UD PCIe-402 全国产化信号处理模块(配套FMC子卡) 新人帖 attach_img
2022-11-14 21:06 0 2012
[FPGA] FPGA开发软件合集-Vivado Quartus ModelSim各个最新版本合集 attach_img
2022-11-14 11:56 13 7423
[FPGA] 10M16DAF484I7G FPGA 现场可编程门阵列
2022-11-11 10:33 0 1754
[FPGA] AD9361、AD9613高速AD采集处理开发案例,基于C6678+Kintex-7 attach_img
2022-11-5 23:50 1 3517
[VHDL] 关于XILINX的BRAM_SDP_MACRO参数INIT_FILE的疑问
2022-11-5 13:28 0 2260
[FPGA] 国产FPGA/DSP替代 新人帖
2022-11-4 10:27 3 2738
[FPGA] Zynq核心板 attach_img
2022-11-2 20:13 6 3972
关于Xilinx ZYNQ Ultrascale+ MPSoC使用原生PS端DP接口实现Live模式输出的经验分享 attach_img
2022-11-2 20:11 1 3288
[FPGA] artix-7 + ddr3 的功耗问题
2022-11-2 19:05 9 6123
[modelsim] 选通显示的仿真问题 attach_img
2022-10-29 08:48 1 2305
vdma信号异常
2022-10-27 13:51 2 3205
[FPGA] ov6946那点破事,出图了。 新人帖 attach_img
2022-10-22 17:19 0 2095
[FPGA] FCBGA的国外视频- 精密除尘段例 新人帖
2022-10-18 14:39 0 1980
[FPGA] 易灵思Ti60 FPGA专题(1)-器件和需求介绍 attach_img
2022-10-12 16:08 0 2753
dfx_controller_v1_0::format_bin_for_icap使用异常
2022-10-12 11:55 0 3010
[FPGA] 基于数百费用技术支持ACTEL FPGA代码设置与编译
2022-10-11 21:33 0 2402
[FPGA] $test$plusargs的用法
2022-10-9 09:52 1 2227
[modelsim] 读取数据并显示的问题 attach_img
2022-10-8 18:37 0 1988
[modelsim] for循环仿真问题 attach_img
2022-10-7 20:53 0 2401
[CPLD] CPLD驱动MAX7219的问题
2022-10-7 17:03 0 2204
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部