今日: 0|主题: 14264|帖子: 104560 收藏 (180)
FPGA的分坛子
2011-11-3 12:20 7 2662
一个CPLD引脚可以带几个门?
2011-11-3 12:14 0 1767
Xilinx Zynq-7000 news from ARM TechCon
2011-11-3 09:09 13 3141
世界上容量最大的FPGA V7-2000T attach_img  ...23
2011-11-3 07:30 46 8151
为啥是2.5D而不是3D?立体堆叠FPGA是否可行?
2011-11-3 07:26 3 3066
[VHDL] v5板子上的LCD怎么用
2011-11-3 07:24 10 3025
Xilinx 上海招聘: Senior SAE  ...2
2011-11-2 22:48 35 4724
关于dsp builder 9.0**问题 attach_img
2011-11-2 20:04 1 3176
[matlab] 猴哥,给我们写一个EDK的slave和master**吧  ...2
2011-11-2 19:02 27 4443
xinlinx的pcie IP Core的应用 求教! attachment
2011-11-2 19:00 7 3275
大家谈谈和FPGA的第一次亲密接触吧  ...2
2011-11-2 18:59 34 4917
NIOS IO口边沿中断的问题
2011-11-2 16:33 3 2572
如何实现EDK中调用ISE里面的IP核  ...2
2011-11-2 13:27 20 5473
[VHDL] 赛灵思V5实现PCIE IP核的控制问题,求助!谢谢  ...2
2011-11-2 13:26 37 6564
【转】有感于摩根大通用XILINX FPGA做金融超级计算机  ...23
2011-11-2 07:35 51 7390
Verilog 视频讲解 agree  ...23
2011-11-2 07:34 45 7295
同学们,ise13.3已经可以下载了
2011-11-2 07:30 12 3202
Xilinx的软件和设计工具简介
2011-11-1 20:29 15 2950
[matlab] EDK里的sdk调用
2011-11-1 20:12 2 2140
抢楼活动非官方,我自己计算的中奖名单(不具官方效力)
2011-11-1 11:16 13 8360
[matlab] 求助啊,ise编译错误,6.1中有,7.1和10.1没问题 attachment  ...2
2011-11-1 10:39 22 10526
VHDL中的SRL运算符可以被综合吗?使用时要包含哪个库
2011-11-1 09:22 2 4300
FPGA周年献礼活动进行的怎么样了?  ...23
2011-11-1 08:24 40 5672
不能发帖问题 还是没有解决 有时候发的起 有时候发不起 attach_img
2011-11-1 07:43 11 1839
xilinx ise与modelsim的 库问题
2011-11-1 07:26 7 9325
急贴!!!求帮助!求速回答,谢谢
2011-10-31 20:53 6 2407
FPGA群125729568
2011-10-31 15:01 2 2687
使能时钟
2011-10-31 13:34 0 2212
EP2C35F672C6
2011-10-31 12:00 4 2334
xilkernel 操作系统
2011-10-31 10:16 0 2650
求助
2011-10-30 22:21 5 2265
Verilog中的行为级,RTL级,门电路级都代表什么意思?
2011-10-30 09:56 2 4675
RTL级设计
2011-10-30 09:08 3 2717
为什么要学FPGA?  ...2
2011-10-29 23:44 27 8256
求助?????
2011-10-29 23:14 2 1954
求Modelsim10.0 的License
2011-10-29 22:09 2 2485
玩ARM还是玩FPGA?  ...23
2011-10-29 11:58 59 10479
quartus ii 能生成自己的ip核么?
2011-10-29 10:56 3 6603
关羽时序分析中的关键路径
2011-10-29 08:45 2 2292
请教FPGA问题
2011-10-29 08:44 4 2225
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则