收藏本版 |订阅

今日: 0|主题: 14388|帖子: 104920

基于FPGA的8051IP核应用开发
2012-12-6 21:50 4 1903
[VHDL] 基于XilinxFPGA的时钟管理设计与实现 attachment
2012-12-6 21:44 6 2276
verilog 不可综合语句
2012-12-6 21:32 11 2639
如何将自己写的VHDL/verilog模块封装成IP核?
2012-12-6 21:31 2 3061
AD采样数据同步问题 attach_img  ...2
2012-12-6 21:29 35 9470
SD卡CMD17命令
2012-12-6 17:30 2 2443
[matlab] xilinx ISE 为吗不能综合呢?
2012-12-6 11:39 6 3272
[matlab] 請問一下要怎麼連結ISE 14.1 跟modelsimSE-64 10.1c
2012-12-6 09:18 2 2406
求FPGA开发板,推荐?
2012-12-6 07:54 4 1985
两片Spartan-6之间连接可以用GTP吗?
2012-12-5 23:46 7 3198
spartan-6的PLL性能?
2012-12-5 23:43 19 3261
赛灵思下载器
2012-12-5 23:39 8 3082
[VHDL] 基于DSP与FPGA的全姿态指引仪的设计 agree
2012-12-5 22:27 3 1532
fpga如何驱动打印机
2012-12-5 22:26 4 1718
量产了没?
2012-12-5 22:26 12 2118
怎么阅读ise生成的文件? attach_img
2012-12-5 22:25 2 1913
Timing Closure on FPGAs
2012-12-5 19:05 7 2019
spartan-6最大输入时钟频率
2012-12-5 19:02 1 4320
大神进来看看我的warning啊
2012-12-5 18:52 8 3127
Explore the Vivado HLS Design Assistant Today!
2012-12-5 13:18 3 2371
好玩的JTAG链。大家知道是什么原因吗? attach_img
2012-12-4 23:31 12 3060
求基于VHDL的USB通信的代码
2012-12-4 22:18 3 2413
Xilinx VHDL 时序问题怎么解决
2012-12-4 22:15 9 2322
XILINX的FPGA芯片架构剖析
2012-12-4 21:51 7 2900
ua741可正常工作的需要供电电压范围是多少?
2012-12-4 21:49 1 4102
FPGA IO 输出输出电阻
2012-12-4 17:33 8 3329
Linux驱动入门
2012-12-4 17:28 7 2779
[Quartus] 基于FPGA的一种高速图形帧存设计
2012-12-4 13:09 8 2064
STM32实现SPI通信问题求解
2012-12-4 12:49 5 3822
请大家看看我的小i程序有什么问题(请尽量指出)
2012-12-4 12:11 7 2206
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部