收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104828

抢楼活动非官方,我自己计算的中奖名单(不具官方效力)
2011-11-1 11:16 13 8501
[matlab] 求助啊,ise编译错误,6.1中有,7.1和10.1没问题 attachment  ...2
2011-11-1 10:39 22 10721
VHDL中的SRL运算符可以被综合吗?使用时要包含哪个库
2011-11-1 09:22 2 4440
FPGA周年献礼活动进行的怎么样了?  ...23
2011-11-1 08:24 40 6102
不能发帖问题 还是没有解决 有时候发的起 有时候发不起 attach_img
2011-11-1 07:43 11 1950
xilinx ise与modelsim的 库问题
2011-11-1 07:26 7 9446
急贴!!!求帮助!求速回答,谢谢
2011-10-31 20:53 6 2534
FPGA群125729568
2011-10-31 15:01 2 2797
使能时钟
2011-10-31 13:34 0 2302
EP2C35F672C6
2011-10-31 12:00 4 2432
xilkernel 操作系统
2011-10-31 10:16 0 2777
求助
2011-10-30 22:21 5 2414
Verilog中的行为级,RTL级,门电路级都代表什么意思?
2011-10-30 09:56 2 4785
RTL级设计
2011-10-30 09:08 3 2835
为什么要学FPGA?  ...2
2011-10-29 23:44 27 8753
求助?????
2011-10-29 23:14 2 2036
求Modelsim10.0 的License
2011-10-29 22:09 2 2558
玩ARM还是玩FPGA?  ...23
2011-10-29 11:58 59 11071
quartus ii 能生成自己的ip核么?
2011-10-29 10:56 3 6779
关羽时序分析中的关键路径
2011-10-29 08:45 2 2435
请教FPGA问题
2011-10-29 08:44 4 2328
[matlab] 求助!第一次用EDK,在generate libraries and BSPs这一步出错 attach_img  ...2
2011-10-28 20:29 24 4732
用EDK生成的IP核 在ISE中如何调用? attach_img
2011-10-28 16:00 2 3310
最近俺怎么发不了帖子了  ...2
2011-10-28 15:13 30 4655
新手求教
2011-10-28 13:01 16 2444
cyclone 4配置问题
2011-10-28 10:32 5 5155
推荐几本书。。。
2011-10-27 22:59 6 3091
使用EDK遇到问题,请求帮助
2011-10-27 22:32 3 2024
下决心了fpga attach_img
2011-10-27 20:03 18 3848
新手请教啦~
2011-10-27 14:25 2 2549
FPGA调试基础知识(zz) attachment
2011-10-26 22:39 14 3192
咨询AD7482输出口总为高
2011-10-26 22:00 4 2195
nios使用的问题
2011-10-26 13:34 0 1795
请推荐价格便宜的CPLD
2011-10-26 04:22 8 4086
TSMC宣布的28nm进入量产阶段
2011-10-25 17:56 10 3814
请教modelsim和时序约束的两个小问题。
2011-10-25 17:40 5 3398
FPGA的发展史(zz)
2011-10-25 13:44 11 4274
[VHDL] virtex-5开发板上PCIE模式时F1要接什么?
2011-10-25 00:24 4 2948
关于一个读写的问题
2011-10-24 18:05 18 2879
FPGA能进行vhdl和verilog混合开发吗?
2011-10-24 17:53 18 6721
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部