收藏本版 |订阅

今日: 0|主题: 14388|帖子: 104920

[verilog] zedboardusb驱动 attachment
2012-11-24 22:29 0 1949
跪求大神指点  ...2
2012-11-24 20:49 20 3933
赛灵思率先发布20nm产品系列发展战略
2012-11-24 20:48 2 1525
云上的安全 Cloud Technology
2012-11-24 20:48 2 1792
Altera Cyclone的timing mode
2012-11-24 20:47 3 2827
Xilinx发展历程(1984-2004)
2012-11-24 20:46 6 2713
Altera推出Serial RapidIO IP内核
2012-11-24 20:46 7 2433
VCC、VDD和VSS三种标号的区别
2012-11-24 20:46 12 2768
[VHDL] DSP+FPGA折反射全景视频处理系统中双核高速数据通信
2012-11-24 20:38 4 2093
工程图 求解释 attach_img
2012-11-24 20:28 2 2021
SiliconGear利用Spartan-6 打造安全监控与视频显示
2012-11-24 20:27 2 1863
请问这个时序verilog如何实现 attach_img
2012-11-24 20:27 10 2913
整流器的应用分析
2012-11-24 20:26 3 2116
赛灵思在MWC演示无线和基带处理的FPGA设计平台
2012-11-24 20:26 2 1750
verilog源码如何加密 ???  ...2
2012-11-24 20:26 24 10922
PlanAhead中文视频教程-8:设计保存 attachment agree
2012-11-24 20:25 3 1993
PlanAhead中文视频教程-9:总结 attachment agree
2012-11-24 20:24 1 2094
PlanAhead中文视频教程-6:简化的IO管脚规划 attachment agree
2012-11-24 20:22 2 1835
PlanAhead中文视频教程-3:综合与实现管理 attachment
2012-11-24 19:45 0 2106
有没有做FPGA开发兼职的?
2012-11-24 19:35 5 3048
SPANTAN3CS200A想输入125M,DCM输出166M,用于读写SDRAM attach_img
2012-11-24 17:27 9 2433
SPARTAN6 mcb odt 问题 第三问 ?
2012-11-24 10:29 5 3227
基于Spartan-6的消费数字电视目标设计平台
2012-11-23 20:56 1 1833
上传一个word格式的指纹识别 attachment
2012-11-23 20:55 2 1393
赛灵思在IBC 2012的产品展示
2012-11-23 20:55 1 2502
Xilinx和OmniTek开启广播设备市场All Programmable SoC时代
2012-11-23 20:54 1 1538
赛灵思加入IPL联盟
2012-11-23 20:53 2 1871
请教大侠spartan-6 ISERDES2的phase detector原理 attach_img
2012-11-23 20:53 13 8447
关于FPGA信号板级间通信的问题
2012-11-23 17:17 8 1907
FPGA迈入新阶段 Altera 20nm混合系统的三大创新
2012-11-23 12:07 4 1675
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部