本版专家: gaochy1126
今日: 0|主题: 7656|帖子: 42676 收藏 (42)
[cadence] 求cadence的操作快捷文件PCBENV文件 新人帖
2017-11-2 20:24 3 2494
[cadence] OrCAD画原理图,栅格grid总是2.54mm,如何调整成1mm间距? attach_img
2017-10-30 15:47 8 21534
[cadence] 哪位大侠能帮我把altium designer 原理图 转换成cadence的
2017-10-29 19:01 2 849
求告知关于modelsim-win64-se-10.4的用法
2017-10-29 18:59 2 1260
[Allegro] 为什么allegro打开没反应啊 attach_img
2017-10-18 18:19 13 7743
刚开始学习遇到的过程,麻烦大佬们看看怎么解决 新人帖
2017-10-14 11:40 0 617
[cadence] 把做好的原理图库中的元件放原理图中生成的位号不对
2017-10-12 11:31 7 1172
[PADS] 如何让pads95 logic 不显示 字体替换确认 对话框 ? attach_img
2017-10-12 03:31 7 1834
[Allegro] Allegro导入DXF的方法(转) attach_img
2017-9-30 22:07 1 2027
[FPGA] 求助,乒乓球游戏机设计的开头程
2017-9-30 19:11 4 778
[Allegro] allegro打开文件出错
2017-9-30 19:08 2 1437
[protel] 比较一下protel,PADS,ALLEGRO,选择哪个? 新人帖
2017-9-23 17:28 5 2885
[Allegro] 安装Cadence Allegro 16.5有问题.
2017-9-22 11:43 2 1110
[PADS] PCB Layout 设计
2017-9-22 11:39 1 904
[FPGA] [Actel FPGA] FlashPro无法新建及打开工程 新人帖 attach_img
2017-9-22 11:38 12 2178
谁有国内IC设计企业名单
2017-9-21 17:31 9 13064
[protel] 请教一个QFN-20锡膏防护规则设置问题 attach_img
2017-9-20 10:11 0 685
[Verilog HDL] 请大神写一个流水灯0.5s转换一次的程序 新人帖
2017-9-16 16:46 11 1384
[PADS] pads中,PCB封装的 热焊盘 如何添加 ? attach_img
2017-9-1 00:43 4 1717
[PADS] PADS的8种管脚封装 是什么意思 ? attach_img
2017-8-31 23:39 4 2019
[protel] 关于Altium从GERBER反向生成PCB文件的问题 attach_img
2017-8-25 15:18 13 5963
[PADS] PADS建立元件库基础教程.pdf attachment
2017-8-20 18:46 3 1311
[PADS] 求 S32K144 封装(原理图和PCB) !
2017-8-19 16:15 5 2222
[protel] pdf格式的原理图、PCB可以转换为EDA格式 吗 ? attach_img
2017-8-16 13:59 3 938
[protel] 关于贴片时 模块连锡问题 疑难杂症~~~~ attach_img
2017-8-3 17:25 4 968
[PADS] pads: 多个 网络号 和 图号 重叠 的问题? attach_img
2017-7-31 22:27 5 1038
[PADS] pads中,无线鼠标中键 可以 放大缩小 吗 ?
2017-7-31 22:27 8 1085
[PADS] pads如何添加 图页数 ? attach_img
2017-7-31 21:46 2 1214
[PADS] 求推荐:一本好的pads95入门书籍(最好有配套视频) ! attach_img
2017-7-29 16:04 8 3007
OP07C放大器进行放大时,相同的放大倍数,为什么不通的供... attach_img
2017-7-27 11:00 4 904
[PADS] 求“PADS9.5电路板设计与应用(郝勇 黄志刚)”电子版 ! attach_img
2017-7-19 18:33 3 1257
[Allegro] orcad导入allegro后看不到元件 新人帖
2017-7-19 13:25 2 1197
[cadence] ORCAD导入AD设计的原理图时,提示错误信息怎么解决?
2017-7-19 13:24 2 1572
[FPGA] vivado使用出错
2017-7-19 13:23 2 651
[cadence] OrCAD如何打包工程文件?打包后和不打包的区别?
2017-7-19 13:22 3 1128
[cadence] Pspice计算路径延迟 新人帖
2017-7-19 13:21 3 991
[ISE] 联合仿真结果输出波形全是红线U 新人帖 attach_img
2017-7-19 13:20 2 1572
[multisim] 降噪芯片有哪些
2017-7-13 09:24 11 3803
[ISE] Vivado安装、生成bit文件及烧录FPGA的简要流程 attachment
2017-7-11 09:24 2 3230
[multisim] 30分钟内学会捕捉、仿真和布局设计 attach_img
2017-7-5 08:58 4 1545
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则